AFE5809 是一款高度集成的模拟前端 (AFE) 解决方案,此解决方案设计用于高性能和小型超声波系统。 AFE5809 集成了一个完整的时间增益控制 (TGC) 成像路径和一个连续波多普勒 (CWD) 路径。 它还使得用户可以选择不同的功率/噪音组合来优化系统性能。 因此,AFE5809 是一款不但适合于高端系统,而且也适用于便携式系统的超声波模拟前端解决方案。
AFE5809 包含 8 通道压控放大器 (VCA),14 和 12 位模数转换器 (ADC) 和 CW 混频器。 此 VCA 包括低噪音放大器 (LNA),电压控制衰减器 (VCAT),可编程增益放大器 (PGA),和低通滤波器 (LPF)。 LNA 增益可编程以支持 250mVPP 至 1VPP 的输入信号。 LNA 还支持可编程主动终止。 此超低噪音 VCAT 提供了一个 40dB 的衰减控制范围并提升了有益于谐波成像和近场成像的总体低增益 SNR。 PGA 提供了 24dB 和 30dB 的增益选项。 在 ADC 之前,一个 LPF 可被配置为 10MHz,15MHz,20MHz 或者 30MHz 以支持不同频率下的超声波应用。 此外,AFE5809 的信号链能够处理频率低于 100KHz 的信号,这使得 AFE5809 能够被用于声纳和医疗应用中。 AFE5809 中的高性能 14 位 / 65MSPS ADC 可实现 77dBFS SNR。 它确保了低链路增益下的出色 SNR。 ADC 的 LVDS 输出可实现小型化系统所需的灵活系统集成。
AFE5809 集成了一个低功耗无源混波器和一个低噪声加法放大器来实现片载 CWD 波束成型器。16 个可选相位延迟可被应用于每个模拟输入信号。 同时,执行一个特有的 3rd和 5th 次序谐波抑制滤波器来提高 CW 敏感度。
AFE5809 还包括一个数字相内和正交 (I/Q) 解调器和一个低通抽取滤波器。 解调块的主要用途是为了减少 LVDS 数据速率并提升系统总体功效。 I/Q 解调器可接受高达 65MSPS 采样速率和 14 位分辨率的 ADC 输出。 例如,数字解调和 4x 抽取滤波之后,相内或正交输出的数据速率被减少到 16.25MSPS,从而将数据分辨率提升至 16 位。 因此,总体 LVDS 激励衰减系数可以为 2。这个解调器可被旁通,如果需要的话,也可将其完全断电。
AFE5809 采用 15mm × 9mm,135 引脚 BGA 封装并且其额定运行温度范围为 0°C 至 85°C。
日期编码在 2014 年之后的 AFE5809,即日期编码 > 41XXXX,具有以下可由寄存器 61[15,14,13] 启用的功能。 现有模拟性能保持不变。
61[13] 在 PGA 的 V2I 输入上启用一个额外电压钳位。 这限制了 PGA 上可见的过载信号数量。 61[14] 启用一个一阶 5MHz 低通 (LPF) 滤波器来抑制大于 5MHz 的信号或者高阶谐波。 61[15] 启用一个 -6dB PGA 钳位设置。 实际 PGA 输出少于 ADC 的满量程振幅 2Vpp。 AFE5809 是一款高度集成的模拟前端 (AFE) 解决方案,此解决方案设计用于高性能和小型超声波系统。 AFE5809 集成了一个完整的时间增益控制 (TGC) 成像路径和一个连续波多普勒 (CWD) 路径。 它还使得用户可以选择不同的功率/噪音组合来优化系统性能。 因此,AFE5809 是一款不但适合于高端系统,而且也适用于便携式系统的超声波模拟前端解决方案。
AFE5809 包含 8 通道压控放大器 (VCA),14 和 12 位模数转换器 (ADC) 和 CW 混频器。 此 VCA 包括低噪音放大器 (LNA),电压控制衰减器 (VCAT),可编程增益放大器 (PGA),和低通滤波器 (LPF)。 LNA 增益可编程以支持 250mVPP 至 1VPP 的输入信号。 LNA 还支持可编程主动终止。 此超低噪音 VCAT 提供了一个 40dB 的衰减控制范围并提升了有益于谐波成像和近场成像的总体低增益 SNR。 PGA 提供了 24dB 和 30dB 的增益选项。 在 ADC 之前,一个 LPF 可被配置为 10MHz,15MHz,20MHz 或者 30MHz 以支持不同频率下的超声波应用。 此外,AFE5809 的信号链能够处理频率低于 100KHz 的信号,这使得 AFE5809 能够被用于声纳和医疗应用中。 AFE5809 中的高性能 14 位 / 65MSPS ADC 可实现 77dBFS SNR。 它确保了低链路增益下的出色 SNR。 ADC 的 LVDS 输出可实现小型化系统所需的灵活系统集成。
AFE5809 集成了一个低功耗无源混波器和一个低噪声加法放大器来实现片载 CWD 波束成型器。16 个可选相位延迟可被应用于每个模拟输入信号。 同时,执行一个特有的 3rd和 5th 次序谐波抑制滤波器来提高 CW 敏感度。
AFE5809 还包括一个数字相内和正交 (I/Q) 解调器和一个低通抽取滤波器。 解调块的主要用途是为了减少 LVDS 数据速率并提升系统总体功效。 I/Q 解调器可接受高达 65MSPS 采样速率和 14 位分辨率的 ADC 输出。 例如,数字解调和 4x 抽取滤波之后,相内或正交输出的数据速率被减少到 16.25MSPS,从而将数据分辨率提升至 16 位。 因此,总体 LVDS 激励衰减系数可以为 2。这个解调器可被旁通,如果需要的话,也可将其完全断电。
AFE5809 采用 15mm × 9mm,135 引脚 BGA 封装并且其额定运行温度范围为 0°C 至 85°C。
日期编码在 2014 年之后的 AFE5809,即日期编码 > 41XXXX,具有以下可由寄存器 61[15,14,13] 启用的功能。 现有模拟性能保持不变。
61[13] 在 PGA 的 V2I 输入上启用一个额外电压钳位。 这限制了 PGA 上可见的过载信号数量。 61[14] 启用一个一阶 5MHz 低通 (LPF) 滤波器来抑制大于 5MHz 的信号或者高阶谐波。 61[15] 启用一个 -6dB PGA 钳位设置。 实际 PGA 输出少于 ADC 的满量程振幅 2Vpp。