LMX1204EVM
LMX1204 JESD204B/C 対応、SYSREF サポート、RF バッファ、逓倍器、分周器の評価基板
LMX1204EVM
概要
LMX1204 評価基板 (EVM) は、4 出力、超低付加ジッタの RF (無線周波数) バッファ、分周器、逓倍器である LMX1204 の性能評価に適した設計を採用しています。この評価基板 (EVM) は、最大 12.8GHz の RF クロック入力をバッファリングし、3.2GHz ~ 6.4GHz の出力範囲で 2 倍、3 倍、または 4 倍に逓倍することや、入力を最大 8 分周することができます。
FPGA (フィールド・プログラマブル・ゲート・アレイ) とロジックのクロック処理に適した個別の補助クロック・デバイダを搭載しており、各出力は、ピコ秒単位の精度と遅延調整機能による補完が可能なシステム・リファレンス (SYSREF) を内蔵しています。広いクロック分配ツリーで複数のデバイスを同期できます。
特長
- 12.8GHz バッファ、最大 6.4GHz の逓倍器、最大 8 分周
- ノイズ・フロア (6 GHz):-160dBc/Hz
- RF 出力と SYSREF のペアを 4 組搭載
- 出力別、ピコ秒単位の高精度遅延チューニング機能を搭載した SYSREF ジェネレータ
- SYSREF 搭載、FPGA / ロジック向け補助分周器
- 複数のデバイスとの同期をサポート
- Micro USB-A と USB-B のケーブル
RF PLL / シンセサイザ
開始する
- LMX1204EVM のご注文
- TICSPRO SW と PLLATINUMSIM-SW のダウンロードとインストール
- LMX1204EVM ユーザーズ ガイドを読みます
- TICSPRO SW を使用して複数のレジスタを構成し、PLLATINUMSIM-SW で性能をシミュレート
購入と開発の開始
LMX1204EVM — LMX1204 JESD204B/C 対応、SYSREF サポート、RF バッファ、逓倍器、分周器の評価基板
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
TICS Pro 1.7.7.9 installer binary for Windows operating system
製品
クロック・ジェネレータ
クロック・バッファ
発振器
クロック ジッタ クリーナ
クロック ネットワーク シンクロナイザ
RF PLL / シンセサイザ
ハードウェア開発
評価ボード
ドキュメント
TICS Pro 1.7.7.9 Release Notes
TICS Pro 1.7.7.9 Software Manifest
リリース情報
NOTE: v1.7.7.8 was withdrawn due to the installer being built with an older version of several profiles. v1.7.7.9 includes the correct files, and is otherwise identical to v1.7.7.8.
Bug Fixes
- Start Page: dimming improvements for unused input references, force FB config 1 only and require manual copying for FB config 2
- Validation Page: DPLL LOFL validation registers for FB2 are programmed for cases where FB2 is used
- ZDM Page: Added relative time calculations for DPLLx_PH_OFFSET
- Programming Page: Added DPLL loop filter register generator, clearly indicate ROM-only registers for post-EEPROM boot sequence
- LMK5B12212 will now calculate loop filter values
- LMK5B12212 and LMK5C12212A "Read Status" and "Read RO Regs" buttons fixed
- LMK5B12212 and LMK5C12212A corrected PLL1 VCO post-divider frequency on OUT0&1, OUT2&3 pages
- Improved accuracy of frequency error warnings
- Frequency Planner: OUT0/OUT1 CMOS and LDO voltage are now correctly set, REFx for OUT0 or OUT1 is now correctly set
- ZDM configuration now fails more gracefully for unsupported non-integer input/output attempts
Known Issues
- NEW: LMK5B and LMK5C family - In some cases, "Assign Selected VCO Settings to Device" and "Apply Output Clock Settings to Device" may need to be pressed twice for certain cascaded configurations to display correctly
- LMK5C33216 - When cascading from VCO3 to DPLL input, the divide value must manually be entered into DPLLx_REF5_RDIV as ( VCO3 output frequency / DPLLx TDC frequency )
- LMK05318 - In some cases, it is necessary to press "Calculate Frequency Plan" twice for correct VCO2 frequency. This issue is resolved in LMK05318B GUI.
- Burst mode page looping requires long delays to halt, and halting may crash the GUI. If possible, do not loop in burst mode.
- User Controls page can sometimes become desynchronized from Raw Registers and other pages. Refer to Raw Registers or other pages for correct values. Saving/Loading and Import/Export of register data is unaffected, and register data will still be written to and read from connected devices correctly.
技術資料
種類 | タイトル | 英語版のダウンロード | 日付 | |||
---|---|---|---|---|---|---|
* | EVM ユーザー ガイド (英語) | LMX1204EVM User's Guide (Rev. A) | PDF | HTML | 2022年 8月 11日 | ||
証明書 | LMX1204EVM EU RoHS Declaration of Conformity (DoC) | 2021年 8月 11日 |