SNAC069 — LMK03328EVM Default EEPROM Image File
サポート対象の製品とハードウェア
製品
クロック ジェネレータ
- LMK03328 — 2 個の独立 PLL 搭載、超低ジッタ クロック ジェネレータ ファミリ
ハードウェア開発
評価ボード
- LMK03328EVM — LMK03328EVM 2 個の PLL、8 組の差動出力、2 個の入力を採用した超低ジッタ・クロック・ジェネレータの評価基板
LMK03328 デバイスは超低ノイズのクロック ジェネレータであり、2 つのフラクショナル N 周波数シンセサイザと内蔵 VCO、柔軟なクロック分配およびファンアウトといった特長を備え、ピンで選択可能な構成状態がオンチップの EEPROM に格納されています。このデバイスは、各種の数ギガビット速度のシリアル インターフェイスおよびデジタル デバイス用に複数のクロックを生成できるため、BOM コストと基板面積を削減し、複数の発振器とクロック分配デバイスを置き換えることで信頼性を向上できます。超低ジッタにより、高速シリアル リンクにおけるビット エラー レート(BER)を低減します。
| 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | LMK03328 2 つの独立 PLL、8 出力、EEPROM 内蔵、超低ジッタのクロック ジェネレータ データシート (Rev. E 翻訳版) | PDF | HTML | 英語版 (Rev.E) | PDF | HTML | 2024年 10月 2日 |
| アプリケーション・ノート | Clocking for PCIe Applications | PDF | HTML | 2023年 11月 28日 | |||
| 技術記事 | Clock tree fundamentals: finding the right clocking devices for your design | PDF | HTML | 2021年 3月 24日 | |||
| アプリケーション・ノート | Clocking for Medical Ultrasound Systems (Rev. A) | PDF | HTML | 2020年 9月 30日 | |||
| 技術記事 | Can a clock generator act as a jitter cleaner? | PDF | HTML | 2017年 3月 23日 | |||
| 技術記事 | The five benefits of multifaceted clocking devices | PDF | HTML | 2016年 5月 17日 | |||
| 技術記事 | Complete clock-tree solutions that make a hardware designer’s life easier | PDF | HTML | 2016年 3月 10日 | |||
| アプリケーション・ノート | Clocking High Speed Serial Links with LMK033X8 (Rev. A) | 2016年 1月 7日 | ||||
| アプリケーション・ノート | Frequency Margining Using TI High-Performance Clock Generators (Rev. A) | 2015年 12月 12日 | ||||
| 技術記事 | How to select an optimal clocking solution for your FPGA-based design | PDF | HTML | 2015年 12月 9日 |
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
LMK03328EVM 評価基板は、デュアル PLL、8 個の出力、2 個の入力、および内蔵 EEPROM を採用した超低ジッタ・クロック・ジェネレータである TI (テキサス・インスツルメンツ) の LMK03328 を搭載しており、100fs (フェムト秒) RMS のジッタ性能とピン構成モードおよびソフトウェア構成モードの評価に適した包括的なクロック供給プラットフォームを実現します。
LMK03328EVM は、準拠試験、性能評価、初期のシステム・プロトタイプ製作を行う際に、フレキシブルな複数出力のクロック供給源として使用できます。エッジ接続可能な複数の SMA (...)
Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.
PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| WQFN (RHS) | 48 | Ultra Librarian |
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。
PLLatinum Sim 1.6.9.1 installer binary for Windows operating system
PLLatinum Sim 1.6.9.1 software manifest
PLLatinum Sim 1.6.9.1 is a bugfix release to 1.6.9.
TICS Pro 1.7.10.1 installer binary for Windows operating system
TICS Pro 1.7.10.1 Release Notes
TICS Pro 1.7.10.1 Software Manifest
v1.7.10.1 contains a bugfix for ReadAllRegisters API introduced in v1.7.10.0, and replaces v1.7.10.0.
Devices
Improvements
Bugfixes
Known Issues