LMX2592EVM
LMX2592EVM 高性能、広帯域周波数の PLLATINUM™ RF シンセサイザ IC
LMX2592EVM
概要
LMX2592EVM 評価基板 (EVM) を使用すると、LMX2592 デバイスを評価できます。LMX2592 デバイスは、位相ノイズの小ささで業界をリードする、非常に周波数の高い信号を出力します。電圧制御発振器 (VCO) を内蔵しているので、設計に使用する外部ディスクリート部品点数を最小化できます。このプリント基板 (PCB) は性能重視の最適化を実施しており、ループ・フィルタを容易にカスタマイズすることができます。LED は、PLL ロック・ステータスを迅速に確認できる設計を採用しています。オンボード発振器を搭載しているので、セットアップ・プロセスで必要なのは、3.3V 電源電圧の供給と、付属の USB2ANY インターフェイス・アダプタのみです。ソフトウェアはシンプルで、直観的かつユーザー・フレンドリーな GUI を採用しています。
特長
- 20 ~ 9800MHz の範囲で、位相ノイズが非常に小さい出力を実現
- 入力信号を 5 ~ 1,400MHz の範囲内でロック可能
- 3.3V の単一電源電圧
- 出力電力がプログラム可能な 2 組の差動出力
- シンセサイザ向けの包括的な回路を搭載した、性能最適化とテスト済みの評価基板で、USB プログラミング・モジュールが付属
- LMX2592EVM
- USB2ANY
RF PLL / シンセサイザ
開始する
- LMX2592EVM のご注文
- TICSPRO SW と PLLATINUMSIM-SW のダウンロードとインストール
- LMX2592EVM user's guide (英語) を読む
- TICSPRO SW を使用して複数のレジスタを構成し、PLLATINUMSIM-SW で性能をシミュレート
購入と開発の開始
LMX2592EVM — LMX2592EVM 高性能、広帯域周波数の PLLATINUM™ RF シンセサイザ IC
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
TICS Pro 1.7.7.9 installer binary for Windows operating system
製品
クロック・ジェネレータ
クロック・バッファ
発振器
クロック ジッタ クリーナ
クロック ネットワーク シンクロナイザ
RF PLL / シンセサイザ
ハードウェア開発
評価ボード
ドキュメント
TICS Pro 1.7.7.9 Release Notes
TICS Pro 1.7.7.9 Software Manifest
リリース情報
NOTE: v1.7.7.8 was withdrawn due to the installer being built with an older version of several profiles. v1.7.7.9 includes the correct files, and is otherwise identical to v1.7.7.8.
Bug Fixes
- Start Page: dimming improvements for unused input references, force FB config 1 only and require manual copying for FB config 2
- Validation Page: DPLL LOFL validation registers for FB2 are programmed for cases where FB2 is used
- ZDM Page: Added relative time calculations for DPLLx_PH_OFFSET
- Programming Page: Added DPLL loop filter register generator, clearly indicate ROM-only registers for post-EEPROM boot sequence
- LMK5B12212 will now calculate loop filter values
- LMK5B12212 and LMK5C12212A "Read Status" and "Read RO Regs" buttons fixed
- LMK5B12212 and LMK5C12212A corrected PLL1 VCO post-divider frequency on OUT0&1, OUT2&3 pages
- Improved accuracy of frequency error warnings
- Frequency Planner: OUT0/OUT1 CMOS and LDO voltage are now correctly set, REFx for OUT0 or OUT1 is now correctly set
- ZDM configuration now fails more gracefully for unsupported non-integer input/output attempts
Known Issues
- NEW: LMK5B and LMK5C family - In some cases, "Assign Selected VCO Settings to Device" and "Apply Output Clock Settings to Device" may need to be pressed twice for certain cascaded configurations to display correctly
- LMK5C33216 - When cascading from VCO3 to DPLL input, the divide value must manually be entered into DPLLx_REF5_RDIV as ( VCO3 output frequency / DPLLx TDC frequency )
- LMK05318 - In some cases, it is necessary to press "Calculate Frequency Plan" twice for correct VCO2 frequency. This issue is resolved in LMK05318B GUI.
- Burst mode page looping requires long delays to halt, and halting may crash the GUI. If possible, do not loop in burst mode.
- User Controls page can sometimes become desynchronized from Raw Registers and other pages. Refer to Raw Registers or other pages for correct values. Saving/Loading and Import/Export of register data is unaffected, and register data will still be written to and read from connected devices correctly.
技術資料
種類 | タイトル | 英語版のダウンロード | 日付 | |||
---|---|---|---|---|---|---|
* | EVM ユーザー ガイド (英語) | LMX2592EVM User's Guide | 2015年 12月 18日 | |||
証明書 | LMX2592EVM EU Declaration of Conformity (DoC) (Rev. B) | 2024年 3月 27日 |