ソフトウェア・プログラミング・ツール
LMK61E2
- 超低ノイズ、高性能
- ジッタ：90fs RMS (標準値)、fOUT > 100MHz
- PSRR：-70dBc、堅牢な電源ノイズ耐性
- 柔軟な出力フォーマット、ユーザー選択可能
- LVPECL：最大 1GHz
- LVDS：最大 900MHz
- HCSL：最大 400 MHz
- 合計周波数許容誤差：±50ppm
- システム レベルの特長
- 周波数マージンニング：細/粗
- EEPROM 内蔵：ユーザーが構成可能なデフォルト設定
- その他の特長
- デバイス制御：I2C
- 3.3V の動作電圧
- 産業用温度範囲 (–40℃～+85℃)
- 7mm × 5mm の 8 ピン パッケージ
- WEBENCH Power Designer により、LMK61E2 を使用するカスタム設計を作成
LMK61E2 デバイスは、fractional-N 周波数シンセサイザと内蔵 VCO を備えた超低ジッタ PLLatinum™ プログラマブル発振器で、一般的に使用されるリファレンス クロックを生成します。出力は、LVPECL、LVDS、または HCSL として構成できます。
このデバイスは、156.25MHz LVPECL 出力を生成するよう工場出荷時にプログラムされたオンチップ EEPROM による自己スタートアップを備えています。デバイスのレジスタおよびオンチップ EEPROM 設定は、I2C互換のシリアル インターフェイスにより完全にプログラム可能です。内蔵パワー コンディショニングは、優れた電源リップル除去 (PSRR) を提供し、電力供給ネットワークのコストと複雑さを低減します。このデバイスは、3.3V ± 5% の単電源で動作します。
このデバイスには、I2C シリアル インターフェイスによる細/粗周波数マージニング オプションが用意されており、標準のコンプライアンスおよびシステム タイミング マージン テストなど、システム設計検証テスト (DVT) をサポートします。
お客様が関心を持ちそうな類似品
比較対象デバイスと同等の機能で、ピン配置が異なる製品
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
10 をすべて表示 設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
評価ボード
LMK05028EVM — LMK05028 ネットワーク クロック ジェネレータ / シンクロナイザの評価基板
LMK05028EVM は、LMK05028 ネットワーク クロック ジェネレータ / シンクロナイザの評価基板 (EVM) です。この EVM は、デバイスの評価、準拠試験、システム プロトタイピングに使用できます。
LMK05028 は、ジッタ減衰と入力ワンダーの帯域幅がプログラマブルである 2 個のデジタル PLL (DPLL) を統合しています。この EVM は、上記のデバイスと、50Ω の試験装置のインターフェイスを確立するために、クロック入力、発振器入力、クロック出力向けの SMA コネクタを複数搭載しています。XO と TCXO (...)
ユーザー ガイド: PDF
評価ボード
LMK61E2EVM — LMK61E2EVM 超低ジッタ、プログラマブル・オシレータ評価モジュール
The LMK61E2EVM evaluation modules provides a complete platform to evaluate the 90-fs RMS jitter performance and configurability of the Texas Instruments LMK61E2 Ultra-Low Jitter Programmable Differential Oscillator with integrated EEPROM and frequency margining capabilities.
The LMK61E2EVM can be (...)
ユーザー ガイド: PDF
サポート・ソフトウェア
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.
サポート対象の製品とハードウェア
設計ツール
CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア
Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
設計ツール
PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool
PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.
サポート対象の製品とハードウェア
シミュレーション・ツール
PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®
PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。
設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
多くの TI リファレンス デザインには、LMK61E2 があります。
TI のリファレンス デザイン セレクション ツールを使用すると、開発中のアプリケーションやパラメータとの適合度が最も高いデザインの確認と特定を進めることができます。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| QFM (SIA) | 8 | Ultra Librarian |
購入と品質
記載されている情報：
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
記載されている情報：
- ファブ拠点
- アセンブリ拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。