ホーム クロックとタイミング クロック バッファ
ホーム
クロックとタイミング
クロック バッファ

LMK1D2104

アクティブ

1.8V と 2.5V と 3.3V いずれかの電源電圧で動作、デュアル バンク、4 チャネル出力、LVDS、バッファ

ご注文はこちら
データシート

LMK1D2104

アクティブ
データシート ご注文はこちら

製品詳細

Number of outputs 4 Additive RMS jitter (typ) (fs) 50 Core supply voltage (V) 1.8, 2.5, 3.3 Output supply voltage (V) 1.8, 2.5, 3.3 Output skew (ps) 20 Operating temperature range (°C) -40 to 105 Rating Catalog Output type LVDS Input type HCSL, LP-HCSL, LVCMOS, LVDS, LVPECL
Number of outputs 4 Additive RMS jitter (typ) (fs) 50 Core supply voltage (V) 1.8, 2.5, 3.3 Output supply voltage (V) 1.8, 2.5, 3.3 Output skew (ps) 20 Operating temperature range (°C) -40 to 105 Rating Catalog Output type LVDS Input type HCSL, LP-HCSL, LVCMOS, LVDS, LVPECL
VQFN (RHD) 28 25 mm² 5 x 5
  • 高性能 LVDS クロック バッファ ファミリ：最大 2GHz
    • デュアル 1：2 差動バッファ
    • デュアル 1：4 差動バッファ
  • 電源電圧：1.71V ～ 3.465V
  • フェイルセーフ入力動作
  • 小さい付加ジッタ：156.25MHz 時、12kHz ～ 20MHz の範囲で 60fs RMS 未満 (最大値)
    • 非常に小さい位相ノイズ フロア：-164dBc/Hz (標準値)
  • 非常に小さい伝播遅延：575ps 未満 (最大値)
  • 出力スキュー：20ps (最大値)
  • ユニバーサル入力は LVDS、LVPECL、LVCMOS、HCSL、CML の信号レベルを受け入れ可能
  • LVDS リファレンス電圧 VAC_REF を容量性結合入力に使用可能
  • 産業用温度範囲：-40℃ ～ 105℃
  • 以下に示すパッケージで供給
    • LMK1D2102：3mm × 3mm、16 ピン VQFN
    • LMK1D2104：5mm × 5mm、28 ピン VQFN
  • 高性能 LVDS クロック バッファ ファミリ：最大 2GHz
    • デュアル 1：2 差動バッファ
    • デュアル 1：4 差動バッファ
  • 電源電圧：1.71V ～ 3.465V
  • フェイルセーフ入力動作
  • 小さい付加ジッタ：156.25MHz 時、12kHz ～ 20MHz の範囲で 60fs RMS 未満 (最大値)
    • 非常に小さい位相ノイズ フロア：-164dBc/Hz (標準値)
  • 非常に小さい伝播遅延：575ps 未満 (最大値)
  • 出力スキュー：20ps (最大値)
  • ユニバーサル入力は LVDS、LVPECL、LVCMOS、HCSL、CML の信号レベルを受け入れ可能
  • LVDS リファレンス電圧 VAC_REF を容量性結合入力に使用可能
  • 産業用温度範囲：-40℃ ～ 105℃
  • 以下に示すパッケージで供給
    • LMK1D2102：3mm × 3mm、16 ピン VQFN
    • LMK1D2104：5mm × 5mm、28 ピン VQFN

LMK1D210x クロック バッファは、2 つのクロック入力 (IN0 および IN1) を、合計で最大 8 ペアの差動 LVDS クロック出力 (OUT0、OUT7) に分配します。このとき、クロック分配のスキューを最小限に抑えます。各バッファ ブロックは 1 つの入力と最大 4 つの LVDS 出力で構成されています。入力は LVDS、LVPECL、HCSL、CML、LVCMOS のいずれかに対応可能です。

LMK1D210x は、50Ω の伝送経路の駆動に特化して設計されています。シングルエンド モードで入力を駆動する場合には、「LMK1D210x 入力に接続した 1.8V、2.5V、3.3V LVCMOS クロック ドライバ」に示す適切なバイアス電圧を未使用の負入力ピンに印加する必要があります。

制御ピン (EN) を使用して、出力バンクをイネーブルまたはディセーブルできます。このピンが未接続の場合、すべての出力に対する 2 つのバッファがイネーブルになり、ロジック「0」に切り替える場合は、すべての出力に対する両方のバンクがディセーブル (静的ロジック「0」) になります。ロジック「1」に切り替える場合は、一方のバンクとその出力がディセーブルになりますが、他のバンクとその出力はイネーブルになります。このデバイスは、フェイルセーフ機能をサポートしています。さらに、このデバイスは入力ヒステリシスを備えており、入力信号が存在しないときに出力がランダムに発振することを防止します。

このデバイスは、1.8V、2.5V、または 3.3V 電源の環境で動作し、-40℃ ～ 105℃ (周囲温度) で仕様が規定されています。LMK1D210x のパッケージ バリアントを以下の表に示します：

LMK1D210x クロック バッファは、2 つのクロック入力 (IN0 および IN1) を、合計で最大 8 ペアの差動 LVDS クロック出力 (OUT0、OUT7) に分配します。このとき、クロック分配のスキューを最小限に抑えます。各バッファ ブロックは 1 つの入力と最大 4 つの LVDS 出力で構成されています。入力は LVDS、LVPECL、HCSL、CML、LVCMOS のいずれかに対応可能です。

LMK1D210x は、50Ω の伝送経路の駆動に特化して設計されています。シングルエンド モードで入力を駆動する場合には、「LMK1D210x 入力に接続した 1.8V、2.5V、3.3V LVCMOS クロック ドライバ」に示す適切なバイアス電圧を未使用の負入力ピンに印加する必要があります。

制御ピン (EN) を使用して、出力バンクをイネーブルまたはディセーブルできます。このピンが未接続の場合、すべての出力に対する 2 つのバッファがイネーブルになり、ロジック「0」に切り替える場合は、すべての出力に対する両方のバンクがディセーブル (静的ロジック「0」) になります。ロジック「1」に切り替える場合は、一方のバンクとその出力がディセーブルになりますが、他のバンクとその出力はイネーブルになります。このデバイスは、フェイルセーフ機能をサポートしています。さらに、このデバイスは入力ヒステリシスを備えており、入力信号が存在しないときに出力がランダムに発振することを防止します。

このデバイスは、1.8V、2.5V、または 3.3V 電源の環境で動作し、-40℃ ～ 105℃ (周囲温度) で仕様が規定されています。LMK1D210x のパッケージ バリアントを以下の表に示します：
filter その他の クロック バッファ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスと類似の機能
LMK1D1208 アクティブ 8 チャネル出力、LVDS、1.8V、2.5V、3.3V バッファ Same performance with MUXed 1:8

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート LMK1D210x 低付加ジッタ LVDS バッファ データシート (Rev. C 翻訳版) PDF | HTML 最新英語版 (Rev.B) PDF | HTML 2026年 3月 10日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

LMK1D1208EVM — LMK1D1208 低ジッタ、2:8、LVDS ファンアウト バッファの評価基板

LMK1D1208 は、2 個の差動入力と 8 個の LVDS 出力を採用した、高性能で付加ジッタの小さい LVDS クロック バッファです。この評価基板 (EVM) は、LMK1D1208 の電気的性能を実証する設計を採用しています。また、この EVM を使用して、LMK1Dxxxx ファミリに属する他の 28 ピン デバイスを評価することもできます。LMK1D1208EVM は、最高の性能を達成できるように、複数の 50Ω SMA コネクタと、複数のインピーダンス制御済み 50Ω マイクロストリップ伝送ラインを実装しています。
ユーザー ガイド: PDF | HTML
TI.com で取り扱いなし
シミュレーション・モデル

LMK1DX IBIS Model (Rev. B)

SNAM251B.ZIP (67 KB) - IBIS Model
ダウンロード
設計ツール

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロードオプション
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
リクエスト
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
VQFN (RHD) 28 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブ拠点
  • アセンブリ拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ