主页
设计和开发

LMK04828BEVM

LMK04828 评估模块

立即订购

LMK04828BEVM

立即订购

概述

LMK04828BEVM 和 LMK04826BEVM 评估模块 (EVM) 支持 LMK0482x 系列器件。LMK0482x 器件是支持 JEDEC JESD204B 且在业内具有超高性能的时钟调节器。PLLATINUM™ 集成电路的双环路架构使用低噪声 VCXO 模块实现低于 100fs 的抖动 (12kHz 至 20MHz)。双环路架构由两个高性能锁相环 (PLL)、一个低噪声晶体振荡器电路以及一个高性能压控振荡器 (VCO) 构成。

第一个 PLL (PLL1) 提供低噪声抖动消除器功能。第二个 PLL (PLL2) 执行时钟和 SYSREF 生成。PLL1 可配置为与外部 VCXO 模块配合使用，或与具有外部可调晶体和变容二极管的集成式晶体振荡器配合使用。用于很窄的环路带宽时，PLL1 使用 VCXO 模块或可调晶体的优异近端相位噪声（偏移低于 50kHz）清理输入时钟。PLL1 的输出将用作 PLL2 的清理输入参考，以锁定集成式 VCO。

可对 PLL2 的环路带宽进行优化以清理远端相位噪声（偏移高于 50 kHz），集成式 VCO 优于 VCXO 模块或 PLL1 中使用的可调晶体。

特性
  • JEDEC JESD204B 支持
  • 超低的 rms 抖动
  • 双环路架构
  • 3 个带有 LOS 的冗余输入时钟
  • 精密数字延迟，固定或动态可调
时钟抖动清除器
LMK04828 — 具有集成式 2370 至 2630MHz VCO0 且符合 JESD204B 标准的超低噪声时钟抖动消除器
下载 观看带字幕的视频 视频

开始使用

  1. 订购 LMK04828BEVM
  2. 下载并安装 TICSPRO-SW 和 PLLATINUMSIM-SW
  3. 阅读 LMK04828BEVM 用户指南
  4. 在 TICSPRO-SW 上配置寄存器并在 PLLATINUMSIM-SW 上仿真性能

立即订购并开发

评估板

LMK04828BEVM — LMK04828 评估模块

登录以订购
lock 登录以查看库存
In stock / Out of stock
数量限制:
TI.com 上无现货
支持软件

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

支持的产品和硬件
下载选项

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

close
最新版本
版本: 1.7.7.9
发布日期: 29 一月 2025
open-in-new 查看所有版本
lock TICSPro_1.7.7.9_29-Jan-2025.exe  — 150518 K

TICS Pro 1.7.7.9 installer binary for Windows operating system

校验和
lock = 需要出口许可（1分钟）
产品
时钟发生器
CDCE6214-Q1 — 支持第 1-5 代 PCIe 且具有 2 个输入、4 个输出和内部 EEPROM 的超低功耗时钟发生器 CDCI6214 — 支持 PCIe 第 4 代标准且带四个可编程输出和 EEPROM 的超低功耗时钟发生器 LMK02000 — 具有集成 PLL 和 3 个 LVDS/5 个 LVPECL 输出的 1 至 800MHz 精密时钟分配器 LMK02002 — 具有集成 PLL 和 4 个 LVPECL 输出的 1 至 800MHz 精密时钟分配器 LMK03200 — 具有集成 VCO 的精密 0 延迟时钟调节器 LMK03318 — 具有单个 PLL 的超低抖动时钟发生器系列 LMK03328 — 具有两个独立 PLL 的超低抖动时钟发生器系列 LMK03806 — 具有 14 路输出的超低抖动时钟发生器 LMK3H0102 — 基于体声波 (BAW) 的 PCIe 第 1 代到第 6 代兼容无参考时钟发生器
时钟缓冲器
CDCDB2000 — 符合 DB2000QL 标准、适用于第 1 代到第 5 代 PCIe® 的 20 路输出时钟缓冲器 CDCDB800 — 适用于 PCIe® 第 1 代到第 6 代 8 路输出时钟缓冲器 LMK01000 — 具有 3 个 LVDS 和 5 个 LVPECL 输出的 1.6GHz 高性能时钟缓冲器、分频器和分配器 LMK01010 — 具有 8 个 LVDS 输出的 1.6GHz 高性能时钟缓冲器、分频器和分配器 LMK01020 — 具有 8 个 LVPECL 输出的 1.6GHz 高性能时钟缓冲器、分频器和分配器 LMK01801 — 双通道时钟分配 LMK1D1208I — 具有 I²C 的 8 通道输出 1.8V、2.5V 和 3.3V LVDS 缓冲器 LMKDB1104 — 适用于 PCIe 第 1 代至第 6 代的 4 路输出 LP-HCSL 时钟缓冲器 LMKDB1108 — 适用于 PCIe 第 1 代至第 6 代的 8 路输出 LP-HCSL 时钟缓冲器 LMKDB1120 — 符合 DB2000QL 标准、适用于第 1 代到第 6 代 PCIe 的 20 路输出时钟缓冲器 LMKDB1204 — 适用于 PCIe 第 1 代至第 6 代的双输入、4 输出 LP-HCSL 时钟多路复用器
Oscillators
LMK61E0M — 具有内部 EEPROM 的 LVCMOS 超低抖动可编程振荡器 LMK61E2 — 156.250MHz、±50ppm、超低抖动、集成式 EEPROM、完全可编程振荡器
时钟抖动清除器
LMK04100 — 具有级联 PLL 的精密时钟调节器时钟抖动消除器 LMK04101 — 具有集成式 1430MHz 至 1570MHz VCO 的抖动消除器：3 路输出用于 2VPEC/LVPEC+4 路输出用于 LVCMOS LMK04102 — 具有集成式 1600MHz 至 1750MHz VCO 的抖动消除器：3 路输出用于 2VPEC/LVPEC+4 路输出用于 LVCMOS LMK04110 — 具有集成式 1185MHz 至 1296MHz VCO 的抖动消除器：5 路输出用于 2VPEC/LVPEC LMK04111 — 具有集成式 1430MHz 至 1570MHz VCO 的抖动消除器：5 路输出用于 2VPEC/LVPEC LMK04131 — 具有集成式 1430MHz 至 1570MHz VCO 的抖动消除器：2 路输出用于 2VPEC/LVPEC+LVDS+LVCMOS LMK04133 — 具有集成式 1840MHz 至 2160MHz VCO 的抖动消除器：2 路输出用于 2VPEC/LVPEC+LVDS+LVCMOS LMK04208 — 具有 6 个可编程输出的超低噪声时钟抖动消除器 LMK04228 — 具有双环 PLL 的超低噪声时钟抖动消除器 LMK04368-EP — 增强型产品超低噪声 3.2GHz JESD204C 抖动清除器 LMK04610 — 具有双 PLL 且符合 JESD204B 标准的超低噪声和低功耗时钟抖动消除器 LMK04616 — 符合 JESD204B 标准的超低噪声和低功耗时钟抖动消除器 LMK04714-Q1 — 符合 JESD204B 和 JESD204C 标准的汽车类超低噪声 3.2GHz 双环路时钟抖动清除器 LMK04803 — 具有双级联 PLL 和集成式 1.9GHz VCO 的低噪声时钟抖动消除器 LMK04816 — 具有双环 PLL 的三输入低噪声时钟抖动消除器 LMK04821 — 支持 JESD204B 的超低抖动合成器和抖动消除器 LMK04826 — 具有集成式 1840 至 1970MHz VCO0 且符合 JESD204B 标准的超低噪声时钟抖动消除器 LMK04828 — 具有集成式 2370 至 2630MHz VCO0 且符合 JESD204B 标准的超低噪声时钟抖动消除器 LMK04828-EP — 温度范围为 -55°C 至 105°C 且符合 JESD204B 标准的超低噪声时钟抖动消除器 LMK04832 — 具有双环路且符合 JESD204B 标准的超低噪声 3.2GHz、15 路输出时钟抖动清除器 LMK04832-SEP — 耐辐射且符合 JESD204C 标准的 30krad 超低噪声 3.2GHz、15 路输出时钟抖动清除器 LMK04832-SP — 耐辐射加固保障 (RHA)、超低噪声、3.2GHz、15 路输出时钟抖动清除器
时钟网络同步器
LMK05028 — 低抖动双通道网络同步器时钟 LMK05318 — 采用 BAW 技术的超低抖动、单通道网络同步器时钟 LMK05318B — 采用 BAW 技术的超低抖动、单通道网络同步器时钟 LMK5B12204 — 采用网络同步和 BAW 技术的超低抖动时钟发生器 LMK5B33216 — 具有集成式 2.5GHz 体声波 VCO、16 路输出、三个 DPLL 和 APLL 的网络同步器 LMK5B33414 — 具有集成式 2.5GHz 体声波 VCO 的 14 路输出、三个 DPLL 和 APLL 网络同步器 LMK5C22212A — 具有 BAW VCO 的三 DPLL、双 APLL、双路输入和 12 路输出网络同步器  LMK5C33216 — 适用于通过 BAW 进行无线通信且采用 JESD204B 的超低抖动时钟同步器 LMK5C33216A — 具有 JESD204B/C 和 BAW VCO 的三 DPLL、三 APLL、两输入和 16 输出网络同步器
射频 PLL 与合成器
LMX1204 — 支持 JESD204B/C SYSREF 和相位同步的 12.8GHz 射频缓冲器、乘法器和分频器 LMX1214 — 具有辅助时钟的 1:5 18GHz 射频缓冲器和分频器 LMX1860-SEP — 具有 SYSREF（支持 JESD204B/C）和 FPGA 时钟的抗辐射 15GHz 射频缓冲器、倍频器、分频器 LMX1906-SP — 具有 SYSREF 和 FPGA 时钟的耐辐射加固保障 (RHA) 15GHz 缓冲器、倍频器和分频器 LMX2485 — 用于射频个人通信的 500MHz 至 3GHz Δ-Σ 低功耗双路 PLL LMX2485E — 用于射频个人通信的 50MHz 至 3GHz Δ-Σ 低功耗双通道 PLL LMX2485Q-Q1 — 500MHz 至 3GHz 汽车类 Δ-Σ 低功耗双通道 PLL LMX2486 — 用于射频个人通信的 1GHz 至 4.5GHz Δ-Σ 低功耗双路 PLL LMX2487 — 具有 3.0GHz 整数 PLL 的 1 至 6GHz Δ-Σ 低功耗双路 PLLatinum 频率合成器 LMX2487E — 用于射频个人通信的 3GHz 至 7.5GHz Δ-Σ 低功耗双路 PLL LMX2491 — 具有斜坡/线性调频脉冲生成功能的 6.4GHz 低噪声分数 N PLL LMX2492 — 具有斜坡/线性调频脉冲生成功能的 500MHz 至 14GHz 宽带、低噪声分数 N PLL LMX2492-Q1 — 具有斜坡/线性调频脉冲生成功能的汽车级 500MHz 至 14GHz 宽带、低噪声分数 N PLL LMX2531 — 具有集成 VCO 的高性能频率合成器系统 LMX2541 — 具有集成 VCO 的超低噪声 PLLatinum 频率合成器 LMX2571 — 具有移频键控 (FSK) 调制功能的 1.34GHz、低功耗、极端温度 RF 合成器 LMX2571-EP — 具有 FSK 调制功能的增强型 1.34GHz、低功耗、极端温度 RF 合成器 LMX2572 — 6.4GHz 低功耗宽带射频合成器 LMX2572LP — 采用 FSK 调制的 2GHz 低功耗宽带射频合成器 LMX2581 — 具有集成 VCO 的 3.76GHz 宽带频率合成器 LMX2581E — 具有集成 VCO 的 3.8GHz 宽带频率合成器 LMX2582 — 5.5GHz 高性能、宽带 PLLatinum 射频合成器 LMX2592 — 具有集成 VCO 的 9.8GHz 宽带频率合成器 LMX2594 — 具有相位同步功能且支持 JESD204B 的 15GHz 宽带 PLLatinum™ 射频合成器 LMX2595 — 具有相位同步功能且支持 JESD204B 的 20GHz 宽带射频合成器 LMX2820 — 具有相位同步功能、JESD 和频率校准 <5µs 的 22.6GHz 宽带射频合成器 LMX1205 — 具有 JESD204 支持和可编程时钟延迟的低噪声、高频缓冲器/倍频器/分频器 LMX2624-SP — 5MHz to 28GHz space-grade wideband synthesizer with phase synchronization and JESD204B support
硬件开发
评估板
LMK03806BEVAL — LMK03806B 评估板 LMK04208EVM — 具有双路级联 PLL 和集成 2.9GHz VCO 的双输入、6+1 输出时钟抖动清除器 LMK04616EVM — LMK04616 评估模块 LMK04805BEVAL — 具有双级联 PLL 和集成 2.2 GHz VCO 的时钟抖动消除器 LMK04806BEVAL — 具有双级联 PLL 和集成 2.5 GHz VCO 的时钟抖动消除器 LMK04816BEVAL — 具有双路级联 PLL 和集成 2.5 GHz VC 的三输入、十三输出时钟抖动消除器 LMK04826BEVM — LMK04826BEVM 评估模块 LMK04828BEVM — LMK04828 评估模块 LMK04832EVM — 适用于 LMK04832 符合 JESD204B 标准的超低噪声 3.2GHz、15 路输出时钟抖动清除器的评估模块 LMK04832SEPEVM — LMK04832-SEP 超低噪声 3.2GHz、15 路输出时钟抖动清除器评估模块 LMK04906BEVAL — 具有双路级联 PLL 和集成 2.5 GHz VCO 的三输入、七输出时钟抖动消除器 LMK5B33216EVM — 适用于 LMK5B33216 具有 BAW VCO 的 16 路输出、3 个 DPLL 和 APLL 网络同步器的评估模块 LMX2571EPEVM — LMX2571-EP 1.34GHz 低功耗极端温度 RF 合成器评估模块 LMX2582EVM — LMX2582EVM 具有集成 VCO 的高性能、宽带频率 PLLatinum RF 合成器 LMX2592EVM — LMX2592EVM 高性能宽带频率射频合成器 PLLATINUM™ 集成电路 LMX2594PSEVM — LMX2594 具有多器件相位同步的 15GHz 射频合成器评估模块 XMICR-3P-LMX2492 — LMX2492 X-MWblock 评估模块 XMICR-3P-LMX2572 — LMX2572 X-MWblock 评估模块 XMICR-3P-LMX2592 — LMX2592 X-MWblock 评估模块 XMICR-3P-LMX2594 — LMX2594 X-MWblock 评估模块 XMICR-3P-LMX2595 — LMX2595 X-MWblock 评估模块 LMK04832EVM-CVAL — 适用于 LMK04832-SP 符合 JESD204B 标准的超低噪声双环路时钟抖动清除器的评估模块 LMK04368EPEVM — 适用于 LMK04368-EP 符合 JESD204B/C 标准的双环路时钟抖动清除器的评估模块 LMK61E0MEVM — LMK61E0M 超低抖动可编程振荡器评估模块 LMK61E2EVM — LMK61E2EVM 超低抖动可编程振荡器评估模块 LMX1204EVM — 适用于 LMX1204 支持 JESD204B/C SYSREF 的射频缓冲器、乘法器和分频器的评估模块 LMX2594EVM — 适用于 LMX2594 具有相位同步功能且符合 JESD204B 标准的 15GHz 宽带射频合成器的评估模块 LMX2595EVM — 适用于具有相位同步功能且符合 JESD204B 标准的 20GHz 宽带射频合成器的评估模块 LMX2615EVM-CVAL — 航空级合成器评估模块 LMX2694EPEVM — 15-GHz 宽带射频合成器评估模块 LMX2572EVM — 具有相位同步功能且支持 JESD204B 的 6.4GHz 低功耗宽带射频合成器 LMX2572LPEVM — 具有 FSK 调制功能的 2GHz 低功耗宽带射频合成器评估模块 LMX2581EVM — LMX2581 评估模块 LMX2820EVM — LMX2820 22.6-GHz 宽带射频合成器评估模块 LMX8410LEVM — I/Q 解调器评估模块 LMK5B12212EVM — LMK5B12212 评估模块 LMK5B33414EVM — 适用于 LMK5B33414 具有 BAW VCO 的 14 路输出、3 个 DPLL 和 APLL 的网络同步器的评估模块 LMK5C33216AEVM — LMK5C33216A 评估模块 LMK5C33216EVM — LMK5C33216 时钟同步器 DPLL 2 输入 16 输出评估模块 LMK5C33414AEVM — LMK5C33414A 评估模块 LMK05028EVM — LMK05028 网络时钟发生器和同步器评估模块 LMK05318BEVM — 网络同步器时钟评估模块 CDCI6214EVM — CDCI6214 超低功耗时钟发生器评估模块 CDCE6214-Q1EVM — CDCE6214-Q1EVM LMK3H0102EVM — LMK3H0102 评估模块

文档

open-in-new TICS_Pro_Release_Notes.pdf

TICS Pro 1.7.7.9 Release Notes

open-in-new TICS_Pro_Manifest.htm

TICS Pro 1.7.7.9 Software Manifest

发布信息

NOTE: v1.7.7.8 was withdrawn due to the installer being built with an older version of several profiles. v1.7.7.9 includes the correct files, and is otherwise identical to v1.7.7.8.


Bug Fixes

  • Start Page: dimming improvements for unused input references, force FB config 1 only and require manual copying for FB config 2
  • Validation Page: DPLL LOFL validation registers for FB2 are programmed for cases where FB2 is used
  • ZDM Page: Added relative time calculations for DPLLx_PH_OFFSET
  • Programming Page: Added DPLL loop filter register generator, clearly indicate ROM-only registers for post-EEPROM boot sequence
  • LMK5B12212 will now calculate loop filter values
  • LMK5B12212 and LMK5C12212A "Read Status" and "Read RO Regs" buttons fixed
  • LMK5B12212 and LMK5C12212A corrected PLL1 VCO post-divider frequency on OUT0&1, OUT2&3 pages
  • Improved accuracy of frequency error warnings
  • Frequency Planner: OUT0/OUT1 CMOS and LDO voltage are now correctly set, REFx for OUT0 or OUT1 is now correctly set
  • ZDM configuration now fails more gracefully for unsupported non-integer input/output attempts

Known Issues

  • NEW: LMK5B and LMK5C family - In some cases, "Assign Selected VCO Settings to Device" and "Apply Output Clock Settings to Device" may need to be pressed twice for certain cascaded configurations to display correctly
  • LMK5C33216 - When cascading from VCO3 to DPLL input, the divide value must manually be entered into DPLLx_REF5_RDIV as ( VCO3 output frequency / DPLLx TDC frequency )
  • LMK05318 - In some cases, it is necessary to press "Calculate Frequency Plan" twice for correct VCO2 frequency. This issue is resolved in LMK05318B GUI.
  • Burst mode page looping requires long delays to halt, and halting may crash the GUI. If possible, do not loop in burst mode.
  • User Controls page can sometimes become desynchronized from Raw Registers and other pages. Refer to Raw Registers or other pages for correct values. Saving/Loading and Import/Export of register data is unaffected, and register data will still be written to and read from connected devices correctly.
应遵守 TI 的评估模块标准条款与条件.

技术文档

star
= TI 精选文档
未找到结果。请清除搜索，并重试。
查看所有 3
类型 标题 下载最新的英文版本 日期
* 用户指南 LMK04826/28 User’s Guide (Rev. B) 2018年 3月 13日
证书 LMK04828BEVM EU Declaration of Conformity (DoC) 2019年 1月 2日
数据表 LMK0482x Ultra Low-Noise JESD204B Compliant Clock Jitter Cleaner With Dual Loop PLLs 数据表 (Rev. AS) PDF | HTML 2017年 9月 27日

相关设计资源

软件开发

应用软件和框架
TICSPRO-SW — 德州仪器 (TI) 时钟和合成器 (TICS) Pro 软件

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

查看所有论坛主题 查看英文版所有论坛主题

所有内容均由 TI 和社区网友按“原样”提供，并不构成 TI 规范。参阅使用条款。

如果您对质量、包装或订购 TI 产品有疑问，请参阅 TI 支持。

视频