ホーム マイコン (MCU) / プロセッサ マイクロプロセッサ / DSP オーディオ / レーダー DSP SoC
ホーム
マイコン (MCU) / プロセッサ
マイクロプロセッサ / DSP
オーディオ / レーダー DSP SoC

DRA716

アクティブ

グラフィック機能と DSP 搭載、インフォテインメントとクラスタ向け、800MHz Arm Cortex-A15 SoC プロセッサ

ご注文はこちら
データシート
エラッタ

DRA716

アクティブ
データシート ご注文はこちら

製品詳細

CPU 1 Arm Cortex-A15 Frequency (MHz) 800 Coprocessors 4 Arm Cortex-M4 Graphics acceleration 1 2D, 1 3D Display type 1 HDMI, 2 LCD Protocols Ethernet, ICSS, Profibus PCIe 2 PCIe Gen 2 Hardware accelerators Audio tracking logic, Image video accelerator, Viterbi decoder Features Multimedia Operating system Android, Linux, RTOS Security Cryptographic acceleration, Device attestation & anti-counterfeit, Hardware-enforced isolation, Secure boot, Secure debug, Secure storage, Software IP protection Rating Automotive Operating temperature range (°C) -40 to 125 Edge AI enabled No
CPU 1 Arm Cortex-A15 Frequency (MHz) 800 Coprocessors 4 Arm Cortex-M4 Graphics acceleration 1 2D, 1 3D Display type 1 HDMI, 2 LCD Protocols Ethernet, ICSS, Profibus PCIe 2 PCIe Gen 2 Hardware accelerators Audio tracking logic, Image video accelerator, Viterbi decoder Features Multimedia Operating system Android, Linux, RTOS Security Cryptographic acceleration, Device attestation & anti-counterfeit, Hardware-enforced isolation, Secure boot, Secure debug, Secure storage, Software IP protection Rating Automotive Operating temperature range (°C) -40 to 125 Edge AI enabled No
FCCSP (CBD) 538 289 mm² 17 x 17
  • インフォテインメント・アプリケーション用に設計されたアーキテクチャ
  • ビデオ、画像、グラフィック処理をサポート
    • フル HD ビデオ (1920 × 1080p、60fps)
    • 複数のビデオ入力とビデオ出力
    • 2D および 3D グラフィックス
  • Arm® Cortex®-A15 マイクロプロセッサ・サブシステム
  • C66x 浮動小数点 VLIW DSP
    • C67x および C64x+ と完全にオブジェクト・コード互換
    • サイクルごとに最大 32 回の 16 × 16 ビット固定小数点乗算
  • 最大 512KB のオンチップ L3 RAM
  • レベル 3 (L3) とレベル 4 (L4) の相互接続
  • DDR3/DDR3L メモリ・インターフェイス (EMIF) モジュール
    • DDR-1333 (667MHz) までをサポート
    • 単一のチップ・セレクトで最大 2GB
  • デュアル Arm® Cortex®-M4 画像処理ユニット (IPU)
  • IVA-HD サブシステム
  • ディスプレイ・サブシステム
    • DMA エンジンを搭載し、最大 3 つのパイプラインを持つディスプレイ・コントローラ
    • HDMI™エンコーダ：HDMI 1.4a および DVI 1.0 準拠
  • 2D グラフィック・アクセラレータ (BB2D) サブシステム
    • Vivante®GC320 コア
  • ビデオ・プロセッシング・エンジン (VPE)
  • シングルコア PowerVR™ SGX544 3D GPUを利用可能
  • 1 つのビデオ入力ポート (VIP) モジュール
    • 最大 4 つの多重化された入力ポートをサポート
  • 汎用メモリ・コントローラ (GPMC)
  • 拡張ダイレクト・メモリ・アクセス (EDMA) コントローラ
  • 2 ポートのギガビット・イーサネット (GMAC)
    • 最大 2 つの外部ポート
  • 16 個の 32 ビット汎用タイマ
  • 32 ビット MPU ウォッチドッグ・タイマ
  • 6 つの高速 I2C (Inter-Integrated Circuit) ポート
  • HDQ™/1-Wire®インターフェイス
  • 10 個の構成可能な UART/IrDA/CIR モジュール
  • 4 つのマルチチャネル・シリアル・ペリフェラル・インターフェイス (McSPI)
  • クワッドSPIインターフェイス(QSPI)
  • メディア・ローカル・バス・サブシステム(MLBSS)
  • 8 つのマルチチャネル・オーディオ・シリアル・ポート (McASP) モジュール
  • SuperSpeed USB 3.0 デュアル・ロール・デバイス
  • High-Speed USB 2.0 デュアル・ロール・デバイス
  • High-Speed USB 2.0 On-The-Go
  • 4つのマルチメディア・カード/セキュア・デジタル/セキュア・デジタル入出力インターフェイス(MMC™/SD®/SDIO)
  • PCI Express®3.0 サブシステム、2 本の 5Gbps レーンを搭載
    • 1 つの 2 レーン Gen2 準拠ポート
    • または 2 つの 1 レーン Gen2 準拠ポート
  • デュアル・コントローラ・エリア・ネットワーク (DCAN) モジュール
    • CAN 2.0B プロトコル
  • MIPI®CSI-2 カメラ・シリアル・インターフェイス
  • 最大 186 の汎用 I/O (GPIO) ピン
  • デバイスのセキュリティ機能
    • ハードウェア暗号化アクセラレータと DMA
    • ファイアウォール
    • JTAGロック
    • セキュア・キー
    • セキュアROMおよびブート
    • 顧客がプログラム可能なキー
  • 電源、リセット、クロック管理
  • CTools テクノロジによるオンチップ・デバッグ
  • 28nm CMOS テクノロジ
  • 17mm × 17mm、0.65mm ピッチの 538 ピン BGA (CBD)
  • インフォテインメント・アプリケーション用に設計されたアーキテクチャ
  • ビデオ、画像、グラフィック処理をサポート
    • フル HD ビデオ (1920 × 1080p、60fps)
    • 複数のビデオ入力とビデオ出力
    • 2D および 3D グラフィックス
  • Arm® Cortex®-A15 マイクロプロセッサ・サブシステム
  • C66x 浮動小数点 VLIW DSP
    • C67x および C64x+ と完全にオブジェクト・コード互換
    • サイクルごとに最大 32 回の 16 × 16 ビット固定小数点乗算
  • 最大 512KB のオンチップ L3 RAM
  • レベル 3 (L3) とレベル 4 (L4) の相互接続
  • DDR3/DDR3L メモリ・インターフェイス (EMIF) モジュール
    • DDR-1333 (667MHz) までをサポート
    • 単一のチップ・セレクトで最大 2GB
  • デュアル Arm® Cortex®-M4 画像処理ユニット (IPU)
  • IVA-HD サブシステム
  • ディスプレイ・サブシステム
    • DMA エンジンを搭載し、最大 3 つのパイプラインを持つディスプレイ・コントローラ
    • HDMI™エンコーダ：HDMI 1.4a および DVI 1.0 準拠
  • 2D グラフィック・アクセラレータ (BB2D) サブシステム
    • Vivante®GC320 コア
  • ビデオ・プロセッシング・エンジン (VPE)
  • シングルコア PowerVR™ SGX544 3D GPUを利用可能
  • 1 つのビデオ入力ポート (VIP) モジュール
    • 最大 4 つの多重化された入力ポートをサポート
  • 汎用メモリ・コントローラ (GPMC)
  • 拡張ダイレクト・メモリ・アクセス (EDMA) コントローラ
  • 2 ポートのギガビット・イーサネット (GMAC)
    • 最大 2 つの外部ポート
  • 16 個の 32 ビット汎用タイマ
  • 32 ビット MPU ウォッチドッグ・タイマ
  • 6 つの高速 I2C (Inter-Integrated Circuit) ポート
  • HDQ™/1-Wire®インターフェイス
  • 10 個の構成可能な UART/IrDA/CIR モジュール
  • 4 つのマルチチャネル・シリアル・ペリフェラル・インターフェイス (McSPI)
  • クワッドSPIインターフェイス(QSPI)
  • メディア・ローカル・バス・サブシステム(MLBSS)
  • 8 つのマルチチャネル・オーディオ・シリアル・ポート (McASP) モジュール
  • SuperSpeed USB 3.0 デュアル・ロール・デバイス
  • High-Speed USB 2.0 デュアル・ロール・デバイス
  • High-Speed USB 2.0 On-The-Go
  • 4つのマルチメディア・カード/セキュア・デジタル/セキュア・デジタル入出力インターフェイス(MMC™/SD®/SDIO)
  • PCI Express®3.0 サブシステム、2 本の 5Gbps レーンを搭載
    • 1 つの 2 レーン Gen2 準拠ポート
    • または 2 つの 1 レーン Gen2 準拠ポート
  • デュアル・コントローラ・エリア・ネットワーク (DCAN) モジュール
    • CAN 2.0B プロトコル
  • MIPI®CSI-2 カメラ・シリアル・インターフェイス
  • 最大 186 の汎用 I/O (GPIO) ピン
  • デバイスのセキュリティ機能
    • ハードウェア暗号化アクセラレータと DMA
    • ファイアウォール
    • JTAGロック
    • セキュア・キー
    • セキュアROMおよびブート
    • 顧客がプログラム可能なキー
  • 電源、リセット、クロック管理
  • CTools テクノロジによるオンチップ・デバッグ
  • 28nm CMOS テクノロジ
  • 17mm × 17mm、0.65mm ピッチの 538 ピン BGA (CBD)

DRA71xプロセッサは538ボール、17×17mm、0.65mmボール・ピッチ(信号には0.8mm間隔のルールを使用できます)で、Via Channel™ Array (VCA)テクノロジのボール・グリッド・アレイ(BGA)パッケージで供給されます。

このアーキテクチャは、コスト効率の優れたソリューションにおいて、車載用アプリケーションの高性能の同時実行に対応するよう設計されており、DRA75x (「Jacinto 6 EP」および「Jacinto 6 Ex」)からDRA74x 「Jacinto 6」、DRA72x 「Jacinto 6 Eco」までにわたるファミリのインフォテインメント・プロセッサについて、グラフィック、音声、HMI、マルチメディア、スマートフォンのプロジェクション・モード機能を含む、完全なスケーラビリティを実現します。

Arm Neon™拡張機能を持つシングルコアのArm Cortex-A15 RISC CPUと、TI C66x VLIW浮動小数点DSPコアにより、プログラムが可能です。Armプロセッサにより、開発者は制御機能と、DSPおよびコプロセッサ上でプログラムされる他のアルゴリズムとを分離して、システム・ソフトウェアの複雑性を低減できます。

さらに、TIはArmおよびDSP用に完全な開発ツールのセットを提供しており、Cコンパイラのほか、デバッグ・インターフェイスによってソースコードの実行を見通すことができます。

すべてのデバイスで、暗号化アクセラレーションが使用可能です。セキュアなブートのサポート、デバッグ・セキュリティ、信頼される実行環境のサポートなど、サポートされる他のセキュリティ機能はすべて、高セキュリティ(HS)デバイスで使用可能です。HSデバイスの詳細については、TI代理店にお問い合わせください。

DRA71x Jacinto 6 Entryプロセッサ・ファミリは、AEC-Q100標準に従って認定済みです。

このデバイスは電源レール・マッピングが単純化されているため、PMIC ソリューションのコストを低減できます。

The DRA71x processor is offered in a 538-ball, 17×17-mm, 0.65-mm ball pitch (0.8mm spacing rules can be used on signals) with Via Channel™ Array (VCA) technology, ball grid array (BGA) package.

The architecture is designed to deliver high-performance concurrencies for automotive applications in a cost-effective solution, providing full scalability from the DRA75x ("Jacinto 6 EP" and "Jacinto 6 Ex"), DRA74x "Jacinto 6" and DRA72x "Jacinto 6 Eco" family of infotainment processors, including graphics, voice, HMI, multimedia and smartphone projection mode capabilities.

Programmability is provided by a single-core Arm Cortex-A15 RISC CPU with Neon extensions and a TI C66x VLIW floating-point DSP core. The Arm processor lets developers keep control functions separate from other algorithms programmed on the DSP and coprocessors, thus reducing the complexity of the system software.

Additionally, TI provides a complete set of development tools for the Arm, and DSP, including C compilers and a debugging interface for visibility into source code execution.

Cryptographic acceleration is available in all devices. All other supported security features, including support for secure boot, debug security and support for trusted execution environment are available on High-Security (HS) devices. For more information about HS devices, contact your TI representative.

The DRA71x Jacinto 6 Entry processor family is qualified according to the AEC-Q100 standard.

The device features are simplified power supply rail mapping which enables lower cost PMIC solutions.

DRA71xプロセッサは538ボール、17×17mm、0.65mmボール・ピッチ(信号には0.8mm間隔のルールを使用できます)で、Via Channel™ Array (VCA)テクノロジのボール・グリッド・アレイ(BGA)パッケージで供給されます。

このアーキテクチャは、コスト効率の優れたソリューションにおいて、車載用アプリケーションの高性能の同時実行に対応するよう設計されており、DRA75x (「Jacinto 6 EP」および「Jacinto 6 Ex」)からDRA74x 「Jacinto 6」、DRA72x 「Jacinto 6 Eco」までにわたるファミリのインフォテインメント・プロセッサについて、グラフィック、音声、HMI、マルチメディア、スマートフォンのプロジェクション・モード機能を含む、完全なスケーラビリティを実現します。

Arm Neon™拡張機能を持つシングルコアのArm Cortex-A15 RISC CPUと、TI C66x VLIW浮動小数点DSPコアにより、プログラムが可能です。Armプロセッサにより、開発者は制御機能と、DSPおよびコプロセッサ上でプログラムされる他のアルゴリズムとを分離して、システム・ソフトウェアの複雑性を低減できます。

さらに、TIはArmおよびDSP用に完全な開発ツールのセットを提供しており、Cコンパイラのほか、デバッグ・インターフェイスによってソースコードの実行を見通すことができます。

すべてのデバイスで、暗号化アクセラレーションが使用可能です。セキュアなブートのサポート、デバッグ・セキュリティ、信頼される実行環境のサポートなど、サポートされる他のセキュリティ機能はすべて、高セキュリティ(HS)デバイスで使用可能です。HSデバイスの詳細については、TI代理店にお問い合わせください。

DRA71x Jacinto 6 Entryプロセッサ・ファミリは、AEC-Q100標準に従って認定済みです。

このデバイスは電源レール・マッピングが単純化されているため、PMIC ソリューションのコストを低減できます。

The DRA71x processor is offered in a 538-ball, 17×17-mm, 0.65-mm ball pitch (0.8mm spacing rules can be used on signals) with Via Channel™ Array (VCA) technology, ball grid array (BGA) package.

The architecture is designed to deliver high-performance concurrencies for automotive applications in a cost-effective solution, providing full scalability from the DRA75x ("Jacinto 6 EP" and "Jacinto 6 Ex"), DRA74x "Jacinto 6" and DRA72x "Jacinto 6 Eco" family of infotainment processors, including graphics, voice, HMI, multimedia and smartphone projection mode capabilities.

Programmability is provided by a single-core Arm Cortex-A15 RISC CPU with Neon extensions and a TI C66x VLIW floating-point DSP core. The Arm processor lets developers keep control functions separate from other algorithms programmed on the DSP and coprocessors, thus reducing the complexity of the system software.

Additionally, TI provides a complete set of development tools for the Arm, and DSP, including C compilers and a debugging interface for visibility into source code execution.

Cryptographic acceleration is available in all devices. All other supported security features, including support for secure boot, debug security and support for trusted execution environment are available on High-Security (HS) devices. For more information about HS devices, contact your TI representative.

The DRA71x Jacinto 6 Entry processor family is qualified according to the AEC-Q100 standard.

The device features are simplified power supply rail mapping which enables lower cost PMIC solutions.
filter その他の オーディオ / レーダー DSP SoC を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
42 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート DRA71x インフォテインメント・アプリケーション・プロセッサ データシート (Rev. F 翻訳版) PDF | HTML 最新英語版 (Rev.G) PDF | HTML 2019年 8月 15日
* エラッタ DRA72x and DRA71x SoC for Automotive Infortainment Silicon Errata (Rev. F) PDF | HTML 2024年 9月 8日
アプリケーション・ノート Integrating virtual DRM between VISION SDK and PSDK on Jacinto6 SOC PDF | HTML 2021年 5月 5日
アプリケーション・ノート IVA-HD Sharing Between VISION-SDK and PSDKLA on Jacinto6 SoC PDF | HTML 2020年 8月 24日
ホワイト・ペーパー Jump Start Upgrading Your Digital Cluster Design with Jacinto 6 Platform (Rev. A) 2020年 8月 17日
アプリケーション・ノート AM57x, DRA7x, and TDA2x EMIF Tools (Rev. E) 2020年 1月 6日
アプリケーション・ノート Integrating New Cameras With Video Input Port on DRA7xx SoCs PDF | HTML 2019年 6月 11日
ユーザー・ガイド DRA71x and DRA72x Technical Reference Manual (Rev. D) 2019年 5月 21日
アプリケーション・ノート Achieving Early CAN Response on DRA7xx Devices 2018年 11月 28日
アプリケーション・ノート DRA74x_75x/DRA72x Performance (Rev. A) 2018年 10月 31日
アプリケーション・ノート Audio Post Processing Engine on Jacinto™ DRA7x Family of Devices 2018年 9月 14日
アプリケーション・ノート The Implementation of YUV422 Output for SRV 2018年 8月 2日
アプリケーション・ノート MMC DLL Tuning (Rev. B) 2018年 7月 31日
アプリケーション・ノート Integrating AUTOSAR on TI SoC: Fundamentals 2018年 6月 18日
アプリケーション・ノート ECC/EDC on TDAxx (Rev. B) 2018年 6月 13日
アプリケーション・ノート Tools and Techniques to Root Case Failures in Video Capture Subsystem 2018年 6月 12日
アプリケーション・ノート Sharing VPE Between VISIONSDK and PSDKLA 2018年 5月 4日
アプリケーション・ノート Android Boot Optimization on DRA7xx Devices (Rev. A) 2018年 2月 13日
ホワイト・ペーパー Jacinto™ 6 プラットフォームの採用による、開発中デジタル・クラスタ設計の迅速なアップグレード 最新英語版 (Rev.A) 2018年 1月 25日
アプリケーション・ノート Using Peripheral Boot and DFU for Rapid Development on Jacinto 6 Devices (Rev. A) 2017年 11月 30日
アプリケーション・ノート Jacinto6 Spread Spectrum Clocking Configuration (Rev. A) 2017年 11月 27日
アプリケーション・ノート Optimizing DRA7xx and TDA2xx Processors for use with Video Display SERDES (Rev. B) 2017年 11月 7日
アプリケーション・ノート A Guide to Debugging With CCS on the DRA75x, DRA74x, TDA2x and TDA3x Family of D (Rev. B) 2017年 11月 3日
ユーザー・ガイド DRA71x Cost Effective Automotive Reference Design 2017年 11月 1日
アプリケーション・ノート Robust Rear-View Camera (RVC) App Report 2017年 9月 13日
アプリケーション・ノート Optimization of GPU-Based Surround View on TI’s TDA2x SoC 2017年 9月 12日
アプリケーション・ノート Using DSS Write-Back Pipeline for RGB-to-YUV Conversion on DRA7xx Devices 2017年 8月 14日
アプリケーション・ノート Software Guidelines to EMIF/DDR3 Configuration on DRA7xx Devices 2017年 7月 12日
アプリケーション・ノート Linux Boot Time Optimizations on DRA7xx Devices 2017年 3月 31日
アプリケーション・ノート Interfacing DRA75x and DRA74x Audio to Analog Codecs (Rev. A) 2017年 2月 17日
アプリケーション・ノート Early Splash Screen on DRA7x Devices 2017年 1月 31日
アプリケーション・ノート Quality of Service (QoS) Knobs for DRA74x, DRA75x & TDA2x Family of Devices (Rev. A) 2016年 12月 15日
アプリケーション・ノート Gstreamer Migration Guidelines 2016年 4月 26日
ユーザー・ガイド Jacinto6 Android Video Decoder Software Design Specification User's Guide 2016年 4月 21日
ユーザー・ガイド Jacinto6 Android Video Encoder Software Design Specification User's Guide 2016年 4月 21日
アプリケーション・ノート Flashing Binaries to DRA7xx Factory Boards Using DFU 2016年 4月 14日
アプリケーション・ノート Tools and Techniques for Audio Debugging 2016年 4月 13日
アプリケーション・ノート Debugging Tools and Techniques With IPC3.x 2016年 3月 30日
アプリケーション・ノート Modifying Memory Usage for IPUMM Applications Loaded IPC 3.x for DRA75x, DRA74x (Rev. A) 2016年 1月 15日
ホワイト・ペーパー Informational ADAS as Software Upgrade to Today’s Infotainment Systems 2014年 10月 14日
アプリケーション・ノート Guide to fix Perf Issues Using QoS Knobs for DRA74x, DRA75x, TDA2x & TD3x Device 2014年 8月 13日
ホワイト・ペーパー Today’s high-end infotainment soon becoming mainstream 2014年 6月 2日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

DRA71XEVM — DRA71x の評価基板

Jacinto™ DRA71x 評価基板 (EVM) プラットフォームは、インフォテインメント、再構成可能なデジタル・クラスタ、統合型デジタル・コックピットのような各種アプリケーションの開発迅速化と市場出荷期間の短縮を意図した設計を採用しています。Jacinto DRA71x インフォテインメント SoC 全体にまたがるスケーラビリティと再使用を目的として、この EVM は異種のスケーラブル・アーキテクチャを搭載した Jacinto DRA718 SoC をベースにしています。この SoC は、以下の機能を組み合わせています。

  • Arm® Cortex®-A15 コア
  • 2 個の Arm (...)
ユーザー ガイド: PDF
View Options
ソフトウェア開発キット (SDK)

PROCESSOR-SDK-ANDROID-AUTOMOTIVE-DRA7X

Processor SDK Linux Automotive

Processor SDK Linux Automotive is the foundational software development platform for TI's Jacinto™ DRAx family of Infotainment SoCs. The software framework allows users to develop feature-rich Infotainment solutions such as reconfigurable digital instrument (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロードオプション
ソフトウェア開発キット (SDK)

PROCESSOR-SDK-LINUX-AUTOMOTIVE-DRA7X — PROCESSOR-SDK-LINUX-AUTOMOTIVE-DRA7X

Processor SDK Linux Automotive

Processor SDK Linux Automotive is the foundational software development platform for TI's Jacinto™ DRAx family of Infotainment SoCs. The software framework allows users to develop feature-rich Infotainment solutions such as reconfigurable digital instrument (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロードオプション
ソフトウェア開発キット (SDK)

PROCESSOR-SDK-RTOS-AUTOMOTIVE-DRA7X

Processor SDK Linux Automotive

Processor SDK Linux Automotive is the foundational software development platform for TI's Jacinto™ DRAx family of Infotainment SoCs. The software framework allows users to develop feature-rich Infotainment solutions such as reconfigurable digital instrument (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロードオプション
IDE (統合開発環境)、コンパイラ、またはデバッガ

SYSCONFIG — SysConfigのスタンドアロン・デスクトップ・バージョン

SysConfig is a configuration tool designed to simplify hardware and software configuration challenges to accelerate software development.

SysConfig is available as part of the Code Composer Studio™ integrated development environment as well as a standalone application. Additionally SysConfig (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
開始 ダウンロードオプション
オペレーティング・システム (OS)

GHS-3P-INTEGRITY-RTOS — Green Hills 社の INTEGRITY RTOS

Green Hills Software オペレーティング・システムの主力製品、INTEGRITY RTOS はパーティショニング・アーキテクチャを基盤として構築され、トータルな信頼性、絶対的なセキュリティ、および最大リアルタイム・パフォーマンスを実現する組込みシステムを提供しています。INTEGRITY はさまざまな業界での認定実績により、そのリーダーシップを裏付けられており、オペレーティング・システムのリアルタイムな安全性、セキュリティ、信頼性で高いレベルのソリューションを提供しています。

Green Hills Software の詳細については、www.ghs.com (...)
購入先：Green Hills Software
パートナー サイトへアクセス
シミュレーション・モデル

DRA71x and DRA79x BSDL Model (Rev. A)

SPRM695A.ZIP (15 KB) - BSDL Model
ダウンロード
シミュレーション・モデル

DRA71x and DRA79x IBIS Model

SPRM697.ZIP (9618 KB) - IBIS Model
ダウンロード
シミュレーション・モデル

DRA71x and DRA79x Thermal Model

SPRM696.ZIP (2 KB) - Thermal Model
ダウンロード
計算ツール

CLOCKTREETOOL — Clock Tree Tool for Sitara™ ARM® Processors

The Clock Tree Tool (CTT) for Sitara™ ARM®, Automotive, and Digital Signal Processors is an interactive clock tree configuration software that provides information about the clocks and modules in these TI devices. It allows the user to:
  • Visualize the device clock tree
  • Interact with clock tree (...)
ユーザー ガイド: PDF
View Options
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
FCCSP (CBD) 538 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブ拠点
  • アセンブリ拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ