The pin-compatible DAC37J82/DAC38J82 family is a very low power, 16-bit, dual-channel, 1.6/2.5 GSPS digital to analog converter (DAC) with JESD204B interface. The maximum input data rate is 1.23 GSPS.
Digital data is input to the device through 1, 2, 4 or 8 configurable serial JESD204B lanes running up to 12.5 Gbps with on-chip termination and programmable equalization. The interface allows JESD204B Subclass 1 SYSREF based deterministic latency and full synchronization of multiple devices.
The device includes features that simplify the design of complex transmit architectures. Fully bypassable 2x to 16x digital interpolation filters with over 90 dB of stop-band attenuation simplify the data interface and reconstruction filters. An on-chip 48-bit Numerically Controlled Oscillator (NCO) and independent complex mixers allow flexible and accurate carrier placement.
A high-performance low jitter PLL simplifies clocking of the device without significant impact on the dynamic range. The digital Quadrature Modulator Correction (QMC) and Group Delay Correction (QDC) enable complete IQ compensation for gain, offset, phase, and group delay between channels in direct up-conversion applications. A programmable Power Amplifier (PA) protection mechanism is available to provide PA protection in cases when the abnormal power behavior of the input data is detected.
DAC37J82/DAC38J82 family provides four analog outputs, and the data from the internal two digital paths can be routed to any two out of these four DAC outputs via the output multiplexer.
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | DAC3xJ82 Dual-Channel, 16-Bit, 1.6/2.5 GSPS, Digital-to-Analog Converters with 12.5 Gbps JESD204B Interface データシート (Rev. B) | PDF | HTML | 2014年 5月 6日 | ||
| アプリケーション・ノート | DAC3xJ8x Device Initialization and SYSREF Configuration | 2017年 9月 27日 | ||||
| Analog Design Journal | JESD204B over optical fiber enables new architecture for phased-array radar | 2016年 1月 26日 | ||||
| アプリケーション・ノート | System solution for avionics & defense | 2015年 9月 23日 | ||||
| ホワイト・ペーパー | Ready to make the jump to JESD204B? White Paper (Rev. B) | 2015年 3月 19日 | ||||
| EVM ユーザー ガイド (英語) | Altera JESD204B IP Core and TI DAC37J84 Hardware Checkout Report (Rev. A) | 2014年 9月 15日 | ||||
| 設計ガイド | Analog Interfacing Networks for DAC348x and Modulators (TIDA-00077) (Rev. A) | 2013年 8月 14日 | ||||
| アプリケーション・ノート | High Speed, Digital-to-Analog Converters Basics (Rev. A) | 2012年 10月 23日 | ||||
| アプリケーション・ノート | 高速データ変換 | 英語版 | 2009年 12月 11日 | |||
| アプリケーション・ノート | データ・コンバータのドリフトに関する設計者の必須知識: 最悪劣化度の構成要素を理解して仕様の条件を減らす | 2009年 4月 22日 |
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
DAC3XJ8XEVM は高速 JESD204B インターフェイス DAC の DAC3XJ8X ファミリ製品である DAC37J82、DAC37J84、DAC38J82、DAC38J84 を評価するための評価基板 (EVM) です。オンボードのクロック処理ソリューション (LMK04828)、トランス結合型出力、包括的な電源ソリューション、使いやすいソフトウェア GUI、USB インターフェイスを搭載しています。
DAC3XJ8XEVM は高速データ・コンバータ評価向けの高速データ・コンバータ Pro (HSDCPro) ソフトウェア・ツールを通じて、TI の JESD204B (...)
The JESD204 rapid design IP has been designed to enable FPGA engineers to achieve an accelerated path to a working JESD204 system. The IP has been architected in a way that downstream digital processing and other application logic are isolated from most of the performance- and timing-critical (...)
This high-speed data converter pro GUI is a PC (Windows® XP/7/10 compatible) program designed to aid in evaluation of most TI high-speed data converter [analog-to-digital converter (ADC) and digital-to-analog converter (DAC)] and analog front-end (AFE) platforms. Designed to support the entire (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| FCCSP (AAV) | 144 | Ultra Librarian |
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。
The design resource accessed as www.ti.com/lit/zip/slwc107 or www.ti.com/lit/xx/slwc107w/slwc107w.zip has been migrated to a new user experience at www.ti.com/tool/download/SLWC107. Please update any bookmarks accordingly.