ADC12DJ5200RF

アクティブ

デュアルチャネル 5.2GSPS またはシングルチャネル 10.4GSPS、RF サンプリング 12 ビット ADC

製品詳細

Sample rate (max) (Msps) 5200, 10400 Resolution (Bits) 12 Number of input channels 1, 2 Interface type JESD204B, JESD204C Analog input BW (MHz) 7900 Features Ultra High Speed Rating Catalog Peak-to-peak input voltage range (V) 0.825 Power consumption (typ) (mW) 4000 Architecture Folding Interpolating SNR (dB) 55.6 ENOB (Bits) 8.8 SFDR (dB) 65 Operating temperature range (°C) -40 to 85 Input buffer Yes
Sample rate (max) (Msps) 5200, 10400 Resolution (Bits) 12 Number of input channels 1, 2 Interface type JESD204B, JESD204C Analog input BW (MHz) 7900 Features Ultra High Speed Rating Catalog Peak-to-peak input voltage range (V) 0.825 Power consumption (typ) (mW) 4000 Architecture Folding Interpolating SNR (dB) 55.6 ENOB (Bits) 8.8 SFDR (dB) 65 Operating temperature range (°C) -40 to 85 Input buffer Yes
FCCSP (AAV) 144 100 mm² 10 x 10 FCCSP (ZEG) 144 100 mm² 10 x 10
  • ADC コア:
    • 12 ビット分解能
    • シングル チャネル モードで最大 10.48GSPS
    • デュアル チャネル モードで最大 5.24GSPS
  • 性能仕様:
    • ノイズ フロア (-20dBFS、VFS = 1VPP-DIFF):
      • デュアル チャネル モード:-151.8dBFS/Hz
      • シングル チャネルモード:-154.4dBFS/Hz
    • ENOB (デュアル チャネル、FIN = 2.4GHz):8.6 ビット
  • バッファ付きアナログ入力、VCMI = 0V:
    • アナログ入力帯域幅 (-3dB):8GHz
    • 使用可能な入力周波数範囲:> 10GHz
    • フルスケール入力電圧 (VFS、デフォルト):0.8Vpp
  • ノイズなしのアパーチャ遅延 (tAD) 調整:
    • 高精度サンプリング制御:19fs ステップ
    • 同期およびインターリーブ動作を簡素化
    • 遅延は温度および電圧に対して不変
  • 使いやすい同期機能:
    • SYSREF タイミングの自動較正
    • サンプル マーキング用のタイムスタンプ
  • JESD204C シリアル データ インターフェイス
    • 最大レーン速度:17.16Gbps
    • 64b/66b および 8b/10b エンコードのサポート
    • 8b/10b モードは JESD204B 互換
  • オプションのデジタル ダウン コンバータ (DDC):
    • 4x、8x、16x および 32x の複素数間引き
    • DDC ごとに 4 つの独立した 32 ビット NCO
  • ピーク RF 入力電力 (差動):+26.5dBm (+27.5dBFS、560x フルスケール電力)
  • 「イコライゼーション用のプログラム可能な FIR フィルタ」を追加
  • 消費電力:4W
  • 電源:1.1V、1.9V
  • ADC コア:
    • 12 ビット分解能
    • シングル チャネル モードで最大 10.48GSPS
    • デュアル チャネル モードで最大 5.24GSPS
  • 性能仕様:
    • ノイズ フロア (-20dBFS、VFS = 1VPP-DIFF):
      • デュアル チャネル モード:-151.8dBFS/Hz
      • シングル チャネルモード:-154.4dBFS/Hz
    • ENOB (デュアル チャネル、FIN = 2.4GHz):8.6 ビット
  • バッファ付きアナログ入力、VCMI = 0V:
    • アナログ入力帯域幅 (-3dB):8GHz
    • 使用可能な入力周波数範囲:> 10GHz
    • フルスケール入力電圧 (VFS、デフォルト):0.8Vpp
  • ノイズなしのアパーチャ遅延 (tAD) 調整:
    • 高精度サンプリング制御:19fs ステップ
    • 同期およびインターリーブ動作を簡素化
    • 遅延は温度および電圧に対して不変
  • 使いやすい同期機能:
    • SYSREF タイミングの自動較正
    • サンプル マーキング用のタイムスタンプ
  • JESD204C シリアル データ インターフェイス
    • 最大レーン速度:17.16Gbps
    • 64b/66b および 8b/10b エンコードのサポート
    • 8b/10b モードは JESD204B 互換
  • オプションのデジタル ダウン コンバータ (DDC):
    • 4x、8x、16x および 32x の複素数間引き
    • DDC ごとに 4 つの独立した 32 ビット NCO
  • ピーク RF 入力電力 (差動):+26.5dBm (+27.5dBFS、560x フルスケール電力)
  • 「イコライゼーション用のプログラム可能な FIR フィルタ」を追加
  • 消費電力:4W
  • 電源:1.1V、1.9V

ADC12DJ5200RF デバイスは、RF サンプリング、ギガ サンプルの A/D コンバータ (ADC) で、DC から 10GHz 超までの入力周波数を直接サンプリングできます。ADC12DJ5200RF はデュアル チャネル 5.2GSPS の ADC、またはシングル チャネル 10.4GSPS の ADC として構成できます。使用可能な入力周波数帯域が最高 10GHz であるため、L バンド、S バンド、C バンド、X バンドを直接 RF サンプリングでき、多様な周波数に対応したシステムを実現できます。

ADC12DJ5200RF は、最大 17.16Gbps のライン速度をサポートする最大 16 個のシリアル化されたレーンを備えた、高速な JESD204C 出力インターフェイスを使っています。JESD204C subclass-1 により、決定論的レイテンシおよびマルチデバイス同期をサポートしています。JESD204C インターフェイスは、ライン速度とレーン数との間でトレードオフのバランスを取るように構成できます。8b/10b と 64b/66b の両方のデータ エンコードをサポートしています。64B/66B エンコードでは、前方エラー訂正 (FEC) によるビット エラー率の改善をサポートしています。このインターフェイスは、JESD204B レシーバと下位互換性があります。

ノイズなしのアパーチャ遅延調整や、SYSREF ウィンドウ処理などの革新的な同期機能により、マルチ チャネル アプリケーションのシステム設計を簡素化できます。オプションのデジタル ダウン コンバータ (DDC) を使用すると、ベースバンドへのデジタル変換を実行でき、またインターフェイス速度を低減できます。プログラム可能な FIR フィルタにより、オンチップのイコライゼーションが可能です。

ADC12DJ5200RF デバイスは、RF サンプリング、ギガ サンプルの A/D コンバータ (ADC) で、DC から 10GHz 超までの入力周波数を直接サンプリングできます。ADC12DJ5200RF はデュアル チャネル 5.2GSPS の ADC、またはシングル チャネル 10.4GSPS の ADC として構成できます。使用可能な入力周波数帯域が最高 10GHz であるため、L バンド、S バンド、C バンド、X バンドを直接 RF サンプリングでき、多様な周波数に対応したシステムを実現できます。

ADC12DJ5200RF は、最大 17.16Gbps のライン速度をサポートする最大 16 個のシリアル化されたレーンを備えた、高速な JESD204C 出力インターフェイスを使っています。JESD204C subclass-1 により、決定論的レイテンシおよびマルチデバイス同期をサポートしています。JESD204C インターフェイスは、ライン速度とレーン数との間でトレードオフのバランスを取るように構成できます。8b/10b と 64b/66b の両方のデータ エンコードをサポートしています。64B/66B エンコードでは、前方エラー訂正 (FEC) によるビット エラー率の改善をサポートしています。このインターフェイスは、JESD204B レシーバと下位互換性があります。

ノイズなしのアパーチャ遅延調整や、SYSREF ウィンドウ処理などの革新的な同期機能により、マルチ チャネル アプリケーションのシステム設計を簡素化できます。オプションのデジタル ダウン コンバータ (DDC) を使用すると、ベースバンドへのデジタル変換を実行でき、またインターフェイス速度を低減できます。プログラム可能な FIR フィルタにより、オンチップのイコライゼーションが可能です。

ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスのアップグレード版機能を搭載した、ドロップイン代替製品
ADC12DJ5200-EP アクティブ エンハンスド製品、デュアルチャネル 5.2GSPS またはシングルチャネル 10.4GSPS、12 ビット ADC ADC12DJ5200-EP extends the temperature range and has further controls in place for single-site production, testing and assembly.
ADC12DJ5200-SP アクティブ 宇宙対応、放射線耐性保証 (RHA)、300krad、12 ビット、デュアル 5.2GSPS またはシングル 10.4GSPS の ADC ADC12DJ5200-SP has qualification and screening completed similar to QML Y.
比較対象デバイスと同等の機能で、ピン互換製品
ADC08DJ5200RF アクティブ デュアルチャネル 5.2GSPS またはシングルチャネル 10.4GSPS、RF サンプリング 8 ビット ADC ADC08DJ5200RF offers lower resolution and no DDC.
ADC12DJ4000RF アクティブ デュアルチャネル 4GSPS またはシングルチャネル 8GSPS、RF サンプリング 12 ビット ADC ADC12DJ4000RF offers lower power with the same features.

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
16 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート ADC12DJ5200RF 10.4GSPS シングルチャネル、または 5.2GSPS デュアルチャネル、12 ビット、RF サンプリング A/D コンバータ (ADC) データシート (Rev. G 翻訳版) PDF | HTML 英語版 (Rev.G) PDF | HTML 2025年 5月 2日
アプリケーション・ノート 適切な高速 A/D コンバータの通過帯域平坦性の解明 Part 1 (Rev. A 翻訳版) PDF | HTML 英語版 (Rev.A) PDF | HTML 2025年 11月 26日
アプリケーション・ノート 適切な高速 D/A コンバータの通過帯域平坦性の解明、第 2 部 PDF | HTML 英語版 PDF | HTML 2025年 11月 24日
アプリケーション・ノート RF コンバータのアナログ入力に関する謎の全容解明 (Rev. A 翻訳版) PDF | HTML 英語版 (Rev.A) PDF | HTML 2025年 5月 16日
アプリケーション・ノート Comparing Active vs. Passive High-Speed/RF A/D Converter Front Ends PDF | HTML 2025年 3月 28日
アプリケーション・ノート Evaluating High-Speed, RF ADC Converter Front-end Architectures PDF | HTML 2025年 3月 26日
アプリケーション・ノート Coherently Sampling in High-Speed Data-Converter Testing PDF | HTML 2025年 2月 27日
アプリケーション・ノート The 3rd dB: Why a Lossy Attenuation Network Pad Works Well With RF ADCs PDF | HTML 2025年 2月 19日
ホワイト・ペーパー 低ノイズ電源デバイスによる電源アーキテクチャの簡素化 (Rev. A 翻訳版) PDF | HTML 英語版 (Rev.A) PDF | HTML 2024年 11月 19日
Analog Design Journal アンチエイリアシング フィルタ設計手法に よるアクティブ RF コンバータ フロント エン ドの改善方法 PDF | HTML 英語版 PDF | HTML 2024年 6月 26日
アプリケーション・ノート Improve SFDR Using Calibration in High-Speed ADCs PDF | HTML 2023年 6月 19日
デベロッパー・ネットワーク資料 JESD204C Intel® FPGA IP and TI ADC12DJ5200RF Interoperability Report for Intel® Stratix® 10 Devices 2021年 7月 22日
Analog Design Journal Clutter‐free power supplies for RF converters in radar applications (Part 1)  2021年 3月 18日
アプリケーション・ノート Impact of PLL Jitter to GSPS ADC's SNR and Performance Optimization 2020年 11月 11日
アプリケーション・ノート Powering Sensitive Noise ADC Designs with the TPS62913 Low-Noise Buck Converter PDF | HTML 2020年 9月 30日
技術記事 So, what are S-parameters anyway? PDF | HTML 2019年 5月 23日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

ADC12DJ5200RFEVM — ADC12DJ5200RF RF サンプリング、12 ビット、デュアル 5.2GSPS またはシングル 10.4GSPS ADC の評価基板

ADC12DJ5200RF 評価モジュール (EVM) は、ADC12DJ5200RF ファミリの高速アナログ/デジタル コンバータ (ADC) を評価するために設計されています。この評価基板は、JESD204B インターフェイス付きの 12 ビット、デュアル チャネル 5.2GSPS またはシングル チャネル 10.4GSPS ADC、ADC12DJ5200RF を実装しており、ファミリのすべての分解能およびサンプルレートのデバイスを評価できます。
ユーザー ガイド: PDF | HTML
評価ボード

TRF1208-ADC12DJ5200RFEVM — TRF1208 高速 RF サンプリング FDA (完全差動アンプ) (ADC12DJ5200RF 搭載) の評価基板

TRF1208-ADC12DJ5200RF 評価モジュール (EVM) は、ADC12DJ5200RF ファミリの高速アナログ/デジタル コンバータ (ADC) を評価するために設計されています。この評価基板は、JESD204B インターフェイス付きの 12 ビット、デュアル チャネル 5.2GSPS またはシングル チャネル 10.4GSPS ADC、ADC12DJ5200RF を実装しており、ファミリのすべての分解能およびサンプルレートのデバイスを評価できます。
ユーザー ガイド: PDF | HTML
評価ボード

ANNAP-3P-WWDM60 — Annapolis Microsystems 4-channel ADC, 2-channel DAC FPGA mezzanine card up to 10GSPS

This high performance WILD FMC+ DM60 ADC & DAC has two input bandwidth options, internal sample clock options and internal 10MHz reference clock options. The WWDM60 has a choice of speed grades that utilize the ADC12DJ2700, ADC12DJ3200 and ADC12DJ5200RF up to 10GSPS. It allows for ADC and DAC (...)
ファームウェア

SLWC120 TSW14J57 ADC12DJ5200RF Reference Design Firmware

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

ファームウェア

TI204C-IP Request for JESD204 rapid design IP

The JESD204 rapid design IP has been designed to enable FPGA engineers to achieve an accelerated path to a working JESD204 system. The IP has been architected in a way that downstream digital processing and other application logic are isolated from most of the performance- and timing-critical (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

評価基板 (EVM) 向けの GUI

DATACONVERTERPRO-SW High Speed Data Converter Pro GUI Installer, v5.31

This high-speed data converter pro GUI is a PC (Windows® XP/7/10 compatible) program designed to aid in evaluation of most TI high-speed data converter [analog-to-digital converter (ADC) and digital-to-analog converter (DAC)] and analog front-end (AFE) platforms. Designed to support the entire (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

シミュレーション・モデル

ADC12DJ5200RF IBIS and IBIS-AMI Model (Rev. A)

SLVMD65A.ZIP (49879 KB) - IBIS-AMI Model
シミュレーション・モデル

ADC12DJ5200RF S-Parameter Model

SLVMDX5.ZIP (1563 KB) - S-Parameter Model
計算ツール

ADC12DJ5200RF-CALC ADC12DJ5200RF input network full-scale calculation tool.

Calculation tool referenced in application note SLVAFZ7.
サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

計算ツール

ADC12DJ5200RF-HSACCURACY-CALC Accuracy calculation for ADC12DJ5200RF with amplifier input

DC accuracy calculator which accounts for ADC and amplifier noise and imperfections.
サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

計算ツール

FREQ-DDC-FILTER-CALC RF-Sampling Frequency Planner, Analog Filter, and DDC Excel Calculator

This Excel calculator provides system designers a way to simplify the design and debugging of direct RF-sampling receivers. It offers three functions: frequency planning, analog filtering, and decimation filter spur location.

In the concept phase, a frequency-planning tool enables fine tuning of (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

設計ツール

SLVRBH0 ADC12DJ5200RF-EVM Assembly Package

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
リファレンス・デザイン

TIDA-01027 — 12.8GSPS データ アクイジション システムの性能を最大化する低ノイズ電源のリファレンス デザイン

このリファレンス デザインでは、12.8GSPS を超える超高速データ アクイジション (DAQ) システム用の、効率的で低ノイズな 5 レールの電源の設計を示します。入力電流リップルを最小化し、周波数成分を制御するために、電源の DC/DC コンバータは周波数同期および位相シフトされます。高性能 HotRod™ パッケージング技術を使用することで、潜在的な放射電磁妨害 (EMI) を最小限に抑えています。
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-01028 — 高速オシロスコープおよび広帯域デジタイザ向けの 12.8GSPS アナログ フロント エンドのリファレンス デザイン

このリファレンス デザインは、インターリーブ型 RF サンプリング A/D コンバータ(ADC)を使用して、12.8GSPS のサンプリング速度を実現します。これは、タイム インターリーブを行う 2 個の RF サンプリング ADC を使用して行われます。インターリーブを行うには、これらの ADC 間で位相シフトを実現する必要があります。このリファレンス デザインは、ADC12DJ3200 のノイズレス アパーチャ遅延調整(tAD Adjust)機能を使用して位相シフトを実現します。この機能は、インターリーブ型の ADC に特有の不一致を最小化し、SNR、ENOB、SFDR (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-010128 — 12 ビット デジタイザ向け、スケーラブル 20.8GSPS のリファレンス デザイン

このリファレンス デザインは、RF サンプリング A/D コンバータ (ADC) をタイム インターリーブ構成で使用して、20.8GSPS のサンプリング システムを実現する方法を提示しています。タイム インターリーブという方式は、サンプリング レートを向上させるための実績ある従来型の方法です。ただし、性能を向上させるには、複数使用している個別 ADC のオフセット、ゲイン、サンプリング時間に関する不整合を一致させることが不可欠です。サンプリング クロックが高くなるほど、インターリーブ型の複雑度が高くなります。複数の ADC の間での位相の一致は、より良い SFDR と ENOB (...)
設計ガイド: PDF
回路図: PDF
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
FCCSP (AAV) 144 Ultra Librarian
FCCSP (ZEG) 144 Ultra Librarian

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブ拠点
  • アセンブリ拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ