ホーム データ コンバータ A/D コンバータ (ADC) 高速 ADC (10MSPS 超過)
ホーム
データ コンバータ
A/D コンバータ (ADC)
高速 ADC (10MSPS 超過)

ADC12J4000

アクティブ

12 ビット、4.0GSPS、RF サンプリング A/D コンバータ (ADC)

ご注文はこちら
データシート

ADC12J4000

アクティブ
データシート ご注文はこちら

製品詳細

Sample rate (max) (Msps) 4000 Resolution (Bits) 12 Number of input channels 1 Interface type JESD204B Analog input BW (MHz) 3200 Features Ultra High Speed Rating Catalog Peak-to-peak input voltage range (V) 0.725 Power consumption (typ) (mW) 2000 Architecture Folding Interpolating SNR (dB) 55 ENOB (Bits) 8.8 SFDR (dB) 71 Operating temperature range (°C) -40 to 85 Input buffer Yes
Sample rate (max) (Msps) 4000 Resolution (Bits) 12 Number of input channels 1 Interface type JESD204B Analog input BW (MHz) 3200 Features Ultra High Speed Rating Catalog Peak-to-peak input voltage range (V) 0.725 Power consumption (typ) (mW) 2000 Architecture Folding Interpolating SNR (dB) 55 ENOB (Bits) 8.8 SFDR (dB) 71 Operating temperature range (°C) -40 to 85 Input buffer Yes
VQFNP (NKE) 68 100 mm² 10 x 10
  • Excellent Noise and Linearity up to and beyond FIN = 3 GHz
  • Configurable DDC
  • Decimation Factors from 4 to 32 (Complex Baseband Out)
  • Usable Output Bandwidth of 800 MHz at
    4x Decimation and 4000 MSPS
  • Usable Output Bandwidth of 100 MHz at
    32x Decimation and 4000 MSPS
  • Bypass Mode for Full Nyquist Output Bandwidth
  • Low Pin-Count JESD204B Subclass 1 Interface
  • Automatically Optimized Output Lane Count
  • Embedded Low Latency Signal Range Indication
  • Low Power Consumption
  • Key Specifications:
    • Max Sampling Rate: 4000 MSPS
    • Min Sampling Rate: 1000 MSPS
    • DDC Output Word Size: 15-Bit Complex (30 bits total)
    • Bypass Output Word Size: 12-Bit Offset Binary
    • Noise Floor: −149 dBFS/Hz or −150.8 dBm/Hz
    • IMD3: −64 dBc (FIN = 2140 MHz ± 30 MHz at −13 dBFS)
    • FPBW (–3 dB): 3.2 GHz
    • Peak NPR: 46 dB
    • Supply Voltages: 1.9 V and 1.2 V
    • Power Consumption
      • Bypass (4000 MSPS): 2 W
      • Decimate by 10 (4000 MSPS): 2 W
      • Power Down Mode: <50 mW
  • Excellent Noise and Linearity up to and beyond FIN = 3 GHz
  • Configurable DDC
  • Decimation Factors from 4 to 32 (Complex Baseband Out)
  • Usable Output Bandwidth of 800 MHz at
    4x Decimation and 4000 MSPS
  • Usable Output Bandwidth of 100 MHz at
    32x Decimation and 4000 MSPS
  • Bypass Mode for Full Nyquist Output Bandwidth
  • Low Pin-Count JESD204B Subclass 1 Interface
  • Automatically Optimized Output Lane Count
  • Embedded Low Latency Signal Range Indication
  • Low Power Consumption
  • Key Specifications:
    • Max Sampling Rate: 4000 MSPS
    • Min Sampling Rate: 1000 MSPS
    • DDC Output Word Size: 15-Bit Complex (30 bits total)
    • Bypass Output Word Size: 12-Bit Offset Binary
    • Noise Floor: −149 dBFS/Hz or −150.8 dBm/Hz
    • IMD3: −64 dBc (FIN = 2140 MHz ± 30 MHz at −13 dBFS)
    • FPBW (–3 dB): 3.2 GHz
    • Peak NPR: 46 dB
    • Supply Voltages: 1.9 V and 1.2 V
    • Power Consumption
      • Bypass (4000 MSPS): 2 W
      • Decimate by 10 (4000 MSPS): 2 W
      • Power Down Mode: <50 mW

The ADC12J4000 device is a wideband sampling and digital tuning device. Texas Instruments’ giga-sample analog-to-digital converter (ADC) technology enables a large block of frequency spectrum to be sampled directly at RF. An integrated DDC (Digital Down Converter) provides digital filtering and down-conversion. The selected frequency block is made available on a JESD204B serial interface. Data is output as baseband 15-bit complex information for ease of downstream processing. Based on the digital down-converter (DDC) decimation and link output rate settings, this data is output on 1 to 5 lanes of the serial interface.

A DDC bypass mode allows the full rate 12-bit raw ADC data to also be output. This mode of operation requires 8 lanes of serial output.

The ADC12J4000 device is available in a 68-pin VQFN package. The device operates over the Industrial (–40°C ≤ TA ≤ 85°C) ambient temperature range.

The ADC12J4000 device is a wideband sampling and digital tuning device. Texas Instruments’ giga-sample analog-to-digital converter (ADC) technology enables a large block of frequency spectrum to be sampled directly at RF. An integrated DDC (Digital Down Converter) provides digital filtering and down-conversion. The selected frequency block is made available on a JESD204B serial interface. Data is output as baseband 15-bit complex information for ease of downstream processing. Based on the digital down-converter (DDC) decimation and link output rate settings, this data is output on 1 to 5 lanes of the serial interface.

A DDC bypass mode allows the full rate 12-bit raw ADC data to also be output. This mode of operation requires 8 lanes of serial output.

The ADC12J4000 device is available in a 68-pin VQFN package. The device operates over the Industrial (–40°C ≤ TA ≤ 85°C) ambient temperature range.
filter その他の 高速 ADC (10MSPS 超過) を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
16 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート ADC12J4000 12-Bit, 4-GSPS ADC With Integrated DDC データシート (Rev. D) PDF | HTML 2017年 10月 19日
技術記事 How to minimize filter loss when you drive an ADC PDF | HTML 2016年 10月 20日
アプリケーション・ノート 66AK2L06 JESD Attach to ADC12J4000/DAC38J84 Getting Started Guide (Rev. B) 2016年 6月 20日
技術記事 How to complete your RF sampling solution PDF | HTML 2016年 5月 18日
技術記事 RF sampling: clocking is the key every time PDF | HTML 2015年 12月 11日
技術記事 Are 66AK2L06 SoCs an answer to miniaturization of test and measurement equipment? PDF | HTML 2015年 12月 2日
技術記事 RF sampling: interleaving builds faster ADCs PDF | HTML 2015年 10月 29日
設計ガイド 66AK2L06 JESD Attach to ADC12J4000 / DAC38J84 Design Guide (Rev. A) 2015年 10月 22日
アプリケーション・ノート System solution for avionics & defense 2015年 9月 23日
技術記事 RF sampling: digital mixers make mixing fun PDF | HTML 2015年 9月 17日
技術記事 RF sampling: How over-sampling is cheating physics PDF | HTML 2015年 8月 21日
技術記事 Managing input data rates is a breeze PDF | HTML 2015年 6月 19日
技術記事 Why bother with RF sampling? PDF | HTML 2015年 5月 15日
Analog Design Journal Analog Applications Journal 2Q 2015 2015年 4月 28日
Analog Design Journal JESD204B multi-device synchronization: Breaking down the requirements 2015年 4月 28日
ホワイト・ペーパー Ready to make the jump to JESD204B? White Paper (Rev. B) 2015年 3月 19日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

ADC12J4000EVM — ADC12J4000 12 ビット、4.0GSPS、RF サンプリング A/D コンバータの評価基板

ADC12J4000EVM は、TI の (https://www.ti.com/product/ja-jp/ADC12J4000) ADC12J4000 を評価するための評価基板 (EVM) です。ADC12J4000 は、低消費電力、12 ビット、4GSPS の RF サンプリング A/D コンバータ (ADC) であり、バッファ付きアナログ入力を採用しているほか、デジタル・ダウンコンバータを内蔵しています。このダウンコンバータはプログラマブルな数値制御発振器 (NCO) を内蔵しているほか、デシメーション設定にも対応しており (デシメーションを実施していない 12 ビットの ADC (...)

ユーザー ガイド: PDF
TI.com で取り扱いなし
ファームウェア

TI204C-IP — Request for JESD204 rapid design IP

The JESD204 rapid design IP has been designed to enable FPGA engineers to achieve an accelerated path to a working JESD204 system. The IP has been architected in a way that downstream digital processing and other application logic are isolated from most of the performance- and timing-critical (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
リクエスト
評価基板 (EVM) 向けの GUI

DATACONVERTERPRO-SW — High Speed Data Converter Pro GUI Installer, v5.31

This high-speed data converter pro GUI is a PC (Windows® XP/7/10 compatible) program designed to aid in evaluation of most TI high-speed data converter [analog-to-digital converter (ADC) and digital-to-analog converter (DAC)] and analog front-end (AFE) platforms. Designed to support the entire (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロード
シミュレーション・モデル

ADC12J1600 IBIS Model (Rev. A)

SLAM223A.ZIP (24 KB) - IBIS Model
ダウンロード
シミュレーション・モデル

ADC12J4000 IBIS-AMI Model (Rev. A)

SLAM198A.ZIP (4134 KB) - IBIS-AMI Model
ダウンロード
計算ツール

FREQ-DDC-FILTER-CALC — RF-Sampling Frequency Planner, Analog Filter, and DDC Excel Calculator

This Excel calculator provides system designers a way to simplify the design and debugging of direct RF-sampling receivers. It offers three functions: frequency planning, analog filtering, and decimation filter spur location.

In the concept phase, a frequency-planning tool enables fine tuning of (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロード
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
リクエスト
リファレンス・デザイン

TIDA-00431 — RF サンプリング 4-GSPS ADC、リファレンス デザイン、8GHz DC 結合差動アンプを使用

広帯域の無線周波数 (RF) レシーバは、無線機設計の柔軟性を大幅に高めます。広い瞬時帯域幅により、ハードウェアを変更することなく柔軟なチューニングが可能になり、さらに大きく離れた周波数にある複数のチャネルを同時に受信できます。

4GSPS の A/D コンバータ (ADC) と 8GHz の DC 結合型完全差動アンプのフロント エンドを採用した、広帯域 RF レシーバのリファレンス デザインです。アンプのフロントエンドは信号の利得を提供するとともに、DC までの信号を取り込むことを可能にします。これは、バラン結合入力では実現できません。

設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-01017 — オシロスコープ、ワイヤレス テスタ、レーダー向けの高速マルチチャネル ADC クロックのリファレンス デザイン

TIDA-01017 リファレンス デザインは、RF サンプリング ADC の入力周波数範囲全体についてチャネル間スキューを測定することで分析された、高速マルチチャネル システム向けのクロック供給ソリューションの性能を提示します。チャネル間スキューは、フェーズド アレイ レーダーおよびオシロスコープ アプリケーションにとって重要です。ADC12J4000 は、バッファ付きアナログ入力、統合型のデジタル ダウン コンバータを搭載した、低消費電力、12 ビット、4GSPS の RF サンプリング A/D コンバータ (ADC) であり、JESD204B インターフェイスを搭載しており、最大 (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-01015 — デジタル オシロスコープ / ワイヤレス テスタ搭載 12 ビット高速 ADC 向け 4GHz クロックのリファレンス デザイン

TIDA-01015 は、高速直接 RF サンプリング GSPS ADC 向けクロック処理ソリューションのリファレンス デザインです。このリファレンス デザインは、2 次ナイキスト ゾーンの入力信号周波数において高い SNR を実現するサンプリング クロックの重要性を示します。ADC12J4000 は 12 ビット、4GSPS の RF サンプリング ADC であり、3.2GHz の 3dB 入力帯域幅を達成し、最大 4GHz の信号をキャプチャできます。このデザインは、TRF3765 を使用した ADC12J4000 (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDEP0034 — 66AK2L06 JESD204B アタッチ / 広帯域 ADC/DAC 搭載 DSP + ARM プロセッサ

このリファレンス デザインは、高速データ コンバータへの接続に FPGA や ASIC を使用しているデベロッパーを対象にしており、性能の向上、コスト、消費電力、サイズの大幅低減により、開発期間の短縮が可能になり、JESD204B インターフェイスとデジタル フロント エンド (DFE) 処理機能を統合した広範囲で利用できる初のプロセッサを搭載しています。ADC12J4000 と DAC38J84 に接続すると、試験、測定、防衛アプリケーション向けの効率的なソリューションを実現できます。
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-00826 — 50Ω、2GHz オシロスコープ フロント エンドのリファレンス デザイン

このリファレンス デザインは 50Ω 入力オシロスコープ アプリケーション向けアナログ フロント エンドの一部です。この評価プラットフォームにより、周波数ドメイン アプリケーションと時間ドメイン アプリケーションの両方で、DC ～ 2GHz 入力信号の処理が可能になります。
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-00467 — 複数の JESD204B ADC を同期させるエミッタ位置特定用リファレンス デザイン

一般的なエミッタ位置推定の手法として、空間的に配置されたセンサ アレイから得られる信号の振幅および位相シフトのデータを用いる方法があります。このようなシステムでは、実際の測定データの誤差を最小限に抑えるために、センサ間の位相関係が決定論的に保たれることを保証することが重要です。本アプリケーション設計では、JESD204B インターフェースを備えた複数の A/D コンバータ (ADC) を同期させ
ADC から取得されるサンプル データの位相をそろえる方法について説明します。
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-00432 — Xilinx プラットフォームを使用する JESD204B ギガ-サンプル ADC の同期、フェーズ アレイ レーダー システム用

Xilinx VC707 プラットフォームを使用して 2 個の ADC12J4000 評価基板（EVM）を互いに同期する方法を示したシステム レベルのリファレンス デザインです。このリファレンス デザインの技術資料は、クロック スキームを含め、必要なハードウェアの修正とデバイスの構成法について説明しています。各評価基板用の設定ファイルの例が示されています。FPGA ファームウェアについて説明し、関連する Xilinx IP (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-00359 — GSPS ADC 向けクロック ソリューションのリファレンス デザイン

GSPS データ コンバータ向けの低コスト、高性能クロッキング ソリューション。このリファレンス デザインでは、低ノイズ周波数シンセサイザ TRF3765 を使用して、4GSPS A/D コンバータ (ADC12J4000) のサンプリング クロックを生成する方法について説明します。実験により、データシートと同等の SNR および SFDR 性能が確認されています。
設計ガイド: PDF
回路図: PDF
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
VQFNP (NKE) 68 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブ拠点
  • アセンブリ拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ