ホーム データ コンバータ A/D コンバータ (ADC) 高速 ADC (10MSPS 超過)
ホーム
データ コンバータ
A/D コンバータ (ADC)
高速 ADC (10MSPS 超過)

ADS5525

アクティブ

12 ビット、170MSPS AD コンバータ（ADC）

ご注文はこちら
データシート

ADS5525

アクティブ
データシート ご注文はこちら

製品詳細

Sample rate (max) (Msps) 170 Resolution (Bits) 12 Number of input channels 1 Interface type Parallel CMOS, Parallel LVDS Analog input BW (MHz) 500 Features High Performance Rating Catalog Peak-to-peak input voltage range (V) 2 Power consumption (typ) (mW) 1100 Architecture Pipeline SNR (dB) 71.2 ENOB (Bits) 11.5 SFDR (dB) 87 Operating temperature range (°C) -40 to 85 Input buffer No
Sample rate (max) (Msps) 170 Resolution (Bits) 12 Number of input channels 1 Interface type Parallel CMOS, Parallel LVDS Analog input BW (MHz) 500 Features High Performance Rating Catalog Peak-to-peak input voltage range (V) 2 Power consumption (typ) (mW) 1100 Architecture Pipeline SNR (dB) 71.2 ENOB (Bits) 11.5 SFDR (dB) 87 Operating temperature range (°C) -40 to 85 Input buffer No
VQFN (RGZ) 48 49 mm² 7 x 7
  • Maximum Sample Rate: 170 MSPS
  • 12-Bit Resolution
  • No Missing Codes
  • Total Power Dissipation 1.1 W
  • Internal Sample and Hold
  • 70.5-dBFS SNR at 70-MHz IF
  • 84-dBc SFDR at 70-MHz IF
  • 11 bits ENOB Minimum at 70-MHz IF
  • Double Data Rate (DDR) LVDS and Parallel CMOS Output Options
  • Programmable Gain up to 6 dB for SNR/SFDR Trade-Off at High IF
  • Reduced Power Modes at Lower Sample Rates
  • Supports input clock amplitude down to 400 mVPP
  • Clock Duty Cycle Stabilizer
  • No External Reference Decoupling Required
  • Internal and External Reference Support
  • Programmable Output Clock position to ease data capture
  • 3.3-V Analog and Digital Supply
  • 48-QFN Package (7 mm × 7 mm)
  • APPLICATIONS
    • Wireless Communications Infrastructure
    • Software Defined Radio
    • Power Amplifier Linearization
    • 802.16d/e
    • Test and Measurement Instrumentation
    • High Definition Video
    • Medical Imaging
    • Radar Systems
  • Maximum Sample Rate: 170 MSPS
  • 12-Bit Resolution
  • No Missing Codes
  • Total Power Dissipation 1.1 W
  • Internal Sample and Hold
  • 70.5-dBFS SNR at 70-MHz IF
  • 84-dBc SFDR at 70-MHz IF
  • 11 bits ENOB Minimum at 70-MHz IF
  • Double Data Rate (DDR) LVDS and Parallel CMOS Output Options
  • Programmable Gain up to 6 dB for SNR/SFDR Trade-Off at High IF
  • Reduced Power Modes at Lower Sample Rates
  • Supports input clock amplitude down to 400 mVPP
  • Clock Duty Cycle Stabilizer
  • No External Reference Decoupling Required
  • Internal and External Reference Support
  • Programmable Output Clock position to ease data capture
  • 3.3-V Analog and Digital Supply
  • 48-QFN Package (7 mm × 7 mm)
  • APPLICATIONS
    • Wireless Communications Infrastructure
    • Software Defined Radio
    • Power Amplifier Linearization
    • 802.16d/e
    • Test and Measurement Instrumentation
    • High Definition Video
    • Medical Imaging
    • Radar Systems

ADS5525 is a high performance 12-bit, 170-MSPS A/D converter. It offers state-of-the art functionality and performance using advanced techniques to minimize board space. Using an internal sample and hold and low jitter clock buffer, the ADC supports both high SNR and high SFDR at high input frequencies. It features programmable gain options that can be used to improve SFDR performance at lower full-scale analog input ranges.

In a compact 48-pin QFN, the device offers fully differential LVDS DDR (Double Data Rate) interface while parallel CMOS outputs can also be selected. Flexible output clock position programmability is available to ease capture and trade-off setup for hold times. At lower sampling rates, the ADC can be operated at scaled down power with no loss in performance. ADS5525 includes an internal reference, while eliminating the traditional reference pins and associated external decoupling. The device also supports an external reference mode.

The device is specified over the industrial temperature range (-40°C to 85°C).

ADS5525 is a high performance 12-bit, 170-MSPS A/D converter. It offers state-of-the art functionality and performance using advanced techniques to minimize board space. Using an internal sample and hold and low jitter clock buffer, the ADC supports both high SNR and high SFDR at high input frequencies. It features programmable gain options that can be used to improve SFDR performance at lower full-scale analog input ranges.

In a compact 48-pin QFN, the device offers fully differential LVDS DDR (Double Data Rate) interface while parallel CMOS outputs can also be selected. Flexible output clock position programmability is available to ease capture and trade-off setup for hold times. At lower sampling rates, the ADC can be operated at scaled down power with no loss in performance. ADS5525 includes an internal reference, while eliminating the traditional reference pins and associated external decoupling. The device also supports an external reference mode.

The device is specified over the industrial temperature range (-40°C to 85°C).
filter その他の 高速 ADC (10MSPS 超過) を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
13 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート 12-Bit 170 MSPS ADC With DDR LVDS/CMOS Outputs データシート (Rev. B) 2007年 5月 7日
アプリケーション・ノート Design Considerations for Avoiding Timing Errors during High-Speed ADC, LVDS Dat (Rev. A) 2015年 5月 22日
アプリケーション・ノート Why Use Oversampling when Undersampling Can Do the Job? (Rev. A) 2013年 7月 19日
アプリケーション・ノート Driving High-Speed ADCs: Circuit Topologies and System-Level Parameters （英語） (Rev. A) 2010年 9月 10日
アプリケーション・ノート 高速データ変換 英語版 2009年 12月 11日
アプリケーション・ノート データ収集と A/D 変換の原理 最新英語版 (Rev.A) PDF | HTML 2009年 8月 5日
アプリケーション・ノート Smart Selection of ADC/DAC Enables Better Design of Software-Defined Radio 2009年 4月 28日
アプリケーション・ノート データ・コンバータのドリフトに関する設計者の必須知識: 最悪劣化度の構成要素を理解して仕様の条件を減らす 2009年 4月 22日
アプリケーション・ノート CDCE62005 as Clock Solution for High-Speed ADCs 2008年 9月 4日
アプリケーション・ノート CDCE72010 as a Clocking Solution for High-Speed Analog-to-Digital Converters 2008年 6月 8日
アプリケーション・ノート Phase Noise Performance and Jitter Cleaning Ability of CDCE72010 2008年 6月 2日
アプリケーション・ノート アナログ・デジタルの仕様とパフォーマンス特性の用語集 (Rev. A 翻訳版) 最新英語版 (Rev.B) 2008年 1月 18日
アプリケーション・ノート QFN Layout Guidelines 2006年 7月 28日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価基板 (EVM) 向けの GUI

DATACONVERTERPRO-SW — High Speed Data Converter Pro GUI Installer, v5.31

This high-speed data converter pro GUI is a PC (Windows® XP/7/10 compatible) program designed to aid in evaluation of most TI high-speed data converter [analog-to-digital converter (ADC) and digital-to-analog converter (DAC)] and analog front-end (AFE) platforms. Designed to support the entire (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロード
サポート・ソフトウェア

HSADC-SPI-UTILITY — ADS5400 EVM GUI

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロード
シミュレーション・モデル

ADS5545/46/47/25/27 IBIS Model

SLWM001.ZIP (240 KB) - IBIS Model
ダウンロード
計算ツール

ANALOG-ENGINEER-CALC — PC software analog engineer's calculator

The analog engineer’s calculator is designed to speed up many of the repetitive calculations that analog circuit design engineers use on a regular basis. This PC-based tool provides a graphical interface with a list of various common calculations ranging from setting operational-amplifier (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
開始 ダウンロード
計算ツール

JITTER-SNR-CALC — Jitter and SNR calculator

JITTER-SNR-CALC can be used for calculating theoretical Signal to Noise (SNR) performance of ADCs based on input frequency and clock jitter.

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロード
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
リクエスト
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
VQFN (RGZ) 48 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブ拠点
  • アセンブリ拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ