数据表
DRA829V-Q1
处理器内核:
- 双核 64 位 Arm Cortex-A72 微处理器子系统,性能高达 2.0GHz
- 每个双核 Arm Cortex-A72 集群具有 1MB L2 共享缓存
- 每个 Cortex-A72 内核具有 32KB L1 数据缓存和 48KB L1 指令缓存
- 六个 Arm Cortex-R5F MCU,性能高达 1.0GHz
- 16K 指令缓存,16K 数据缓存,64K L2 TCM
- 隔离 MCU 子系统中有两个 Arm Cortex-R5F MCU
- 通用计算分区中有四个 Arm Cortex-R5F MCU
- 深度学习矩阵乘法加速器 (MMA),性能高达 8TOPS (8b)(频率为 1.0GHz)
- C7x 浮点矢量 DSP,性能高达 1.0GHz、80GFLOPS、256GOPS
- 两个 C66x 浮点 DSP,性能高达 1.35GHz、40GFLOPS、160GOPS
- 3D GPU PowerVR Rogue 8XE GE8430,性能高达 750MHz、96GFLOPS、6Gpix/s
存储器子系统:
- 高达 8MB 的片上 L3 RAM(具有 ECC 和一致性)
- ECC 错误保护
- 共享一致性缓存
- 支持内部 DMA 引擎
- 外部存储器接口 (EMIF) 模块(具有 ECC)
- 支持 LPDDR4 存储器类型
- 支持高达 4266MT/s 的速度
- 具有内联 ECC 的 32 位数据总线,数据速率高达 14.9GB/s
- 通用存储器控制器 (GPMC)
- MAIN 域中的 512KB 片上 SRAM,受 ECC 保护
显示子系统:
- 1 个 eDP/DP 接口,具有多显示器支持 (MST)
- HDCP1.4/HDCP2.2 高带宽数字内容保护
- 1 个 DSI TX(高达 2.5K)
- 多达 2 个 DPI
视频加速:
- 超高清视频,1(3840 × 2160p,60fps)或 2(3840 × 2160p,30fps)H.264/H.265 解码
- 全高清视频,4(1920 × 1080p,60fps)或 8(1920 × 1080p,30fps)H.264/H.265 解码
- 全高清视频,1(1920 × 1080p,60fps)或高达 3(1920 × 1080p,30fps)H.264 编码
功能安全:
- 以符合功能安全标准为目标(部分器件型号)
- 专为功能安全应用开发
- 可提供使 ISO 26262/IEC 61508 功能安全系统设计满足 ASIL-D/SIL-3 要求的文档
- 系统功能最高符合 ASIL-D/SC-3 目标等级
- 对于 MCU 域,硬件完整性符合 ASIL-D/SIL-3 要求
- 对于 MAIN 域,硬件完整性符合 ASIL-B/SIL-2 要求
- 安全相关认证
- 计划通过 TÜV SÜD 高达 ASIL-D 等级的 ISO 26262 认证
- 计划通过 TÜV SÜD 高达 SIL-3 等级的 IEC 61508 认证
- 符合 AEC-Q100 标准(以 Q1 结尾的器件型号)
-
器件安全(在部分器件型号上):
- 安全启动,提供安全运行时支持
- 客户可编程的根密钥,级别高达 RSA-4K 或 ECC-512
- 嵌入式硬件安全模块
- 加密硬件加速器 – 带 ECC 的 PKA、AES、SHA、RNG、DES 和 3DES
高速串行接口:
- 2 个 CSI2.0 4L RX 和 1 个 CSI2.0 4L TX
- 集成以太网交换机支持多达 8 个外部端口
- 所有端口均支持 2.5Gb SGMII
- 所有端口均支持 1Gb SGMII/RGMII
- 所有端口均支持 100Mb RMII
- 任意两个端口均支持 QSGMII(每个 QSGMII 使用 4 个内部端口)
- 最多四个 PCI-Express (PCIe) 第 3 代控制器
- 第 1 代 (2.5GT/s)、第 2 代 (5.0GT/s) 和第 3 代 (8.0GT/s) 运行,具有自动协商功能
- 每个控制器多达 2 个通道
- 2 个 USB 3.0 双重角色器件 (DRD) 子系统
- 2 个增强型 SuperSpeed 第 1 代端口
- 每个端口都支持 Type-C 开关
- 每个端口均可独立配置为 USB 主机、USB 外设或 USB DRD
汽车接口:
- 16 个模块化控制器局域网 (MCAN) 模块,具有完整的 CAN-FD 支持
音频接口:
- 12 个多通道音频串行端口 (MCASP) 模块
闪存接口:
- 嵌入式多媒体卡接口 (eMMC™ 5.1)
- 具有 2 个通道的通用闪存 (UFS 2.1) 接口
- 两个安全数字 3.0/安全数字输入输出 3.0 接口 (SD3.0/SDIO3.0)
- 2 个同步闪存接口,配置为
- 1 个 OSPI 和 1 个 QSPI 闪存接口
- 或 1 个 HyperBus™ 和 1 个 QSPI 闪存接口
片上系统 (SoC) 架构:
- 16nm FinFET 技术
- 24 mm × 24 mm、0.8mm 间距、827 引脚 FCBGA (ALF),可实现 IPC 3 级 PCB 布线
TPS6594-Q1 配套电源管理 IC (PMIC):
- 等级高达 ASIL-D 的功能安全支持
- 灵活的映射,可支持不同的用例
DRA829处理器基于 Arm® v8 64 位架构,可提供高级系统集成,以降低汽车和工业应用的系统成本。集成式诊断和功能安全特性满足 ASIL-B/C 或 SIL-2 认证/要求。集成式微控制器 (MCU) 岛无需使用外部系统 MCU。该器件具有千兆位以太网交换机和 PCIe 集线器,可支持需要大量数据带宽的网络使用情况。最多四个 Arm Cortex-R5F 子系统可管理低级的时序关键型处理任务,并且可使 Arm Cortex-A72 不受应用的影响。对 Arm Cortex-A72 的双核集群配置有助于实现多操作系统应用,而且对软件管理程序的需求非常低。
技术文档
未找到结果。请清除搜索并重试。
查看全部 2 类型 | 标题 | 下载最新的英语版本 | 日期 | |||
---|---|---|---|---|---|---|
* | 数据表 | DRA829 处理器 数据表 (Rev. K) | PDF | HTML | 英语版 (Rev.K) | PDF | HTML | 2024年 4月 22日 |
* | 勘误表 | J721E DRA829/TDA4VM Processors Silicon Revision 1.1/1.0 (Rev. D) | PDF | HTML | 2022年 10月 4日 |
订购和质量
包含信息:
- RoHS
- REACH
- 器件标识
- 引脚镀层/焊球材料
- MSL 等级/回流焊峰值温度
- MTBF/时基故障估算
- 材料成分
- 鉴定摘要
- 持续可靠性监测
包含信息:
- 制造厂地点
- 封装厂地点