ホーム データ コンバータ A/D コンバータ (ADC) 高速 ADC (10MSPS 超過)
ホーム
データ コンバータ
A/D コンバータ (ADC)
高速 ADC (10MSPS 超過)

ADC3669

アクティブ

LVDS インターフェイスと最大 32,768 倍のデシメーション機能搭載、16 ビット、2 チャネル、500MSPS ADC

ご注文はこちら
データシート

ADC3669

アクティブ
データシート ご注文はこちら

製品詳細

Sample rate (max) (Msps) 500 Resolution (Bits) 16 Number of input channels 2 Interface type DDR LVDS Analog input BW (MHz) 1400 Features Decimating Filter, Differential Inputs, High Dynamic Range, High Performance, Input buffer, Low latency, Low power Rating Catalog Peak-to-peak input voltage range (V) 2 Power consumption (typ) (mW) 640 Architecture Pipeline SNR (dB) 75.2 ENOB (Bits) 12.3 SFDR (dB) 80 Operating temperature range (°C) -40 to 85 Input buffer Yes
Sample rate (max) (Msps) 500 Resolution (Bits) 16 Number of input channels 2 Interface type DDR LVDS Analog input BW (MHz) 1400 Features Decimating Filter, Differential Inputs, High Dynamic Range, High Performance, Input buffer, Low latency, Low power Rating Catalog Peak-to-peak input voltage range (V) 2 Power consumption (typ) (mW) 640 Architecture Pipeline SNR (dB) 75.2 ENOB (Bits) 12.3 SFDR (dB) 80 Operating temperature range (°C) -40 to 85 Input buffer Yes
VQFNP (RTD) 64 81 mm² 9 x 9
  • 16 ビット、デュアル チャネル 250/500MSPS ADC
  • ノイズ スペクトル密度： -160.4dBFS/Hz
  • 熱ノイズ：76.4dBFS
  • シングル コア (非インターリーブ) ADC アーキテクチャ
  • アパーチャ ジッタ：75fs
  • バッファ付きアナログ入力
    • プログラム可能な 100Ω および 200Ω 終端
  • 入力フルスケール：2Vpp
  • フルパワー入力帯域幅 (-3dB)：1.4GHz
  • スペクトル性能 (fIN = 70MHz、-1dBFS 時)：
    • 信号対雑音比：75.6dBFS
    • SFDR HD2、3：80dBc
    • SFDR の最大スプリアス：94dBFS
  • INL：±2LSB (標準値)
  • DNL：±0.5LSB (標準値)
  • デジタル ダウンコンバータ (DDC)
    • 最大 4 つの独立した DDC
    • 複素数と実数のデシメーション
    • デシメーション：/2、/4～/32768 のデシメーション
    • 48 ビット NCO による位相コヒーレント周波数ホッピング
  • DDR / シリアル LVDS インターフェイス
    • DDC バイパス用の 16 ビット パラレル DDR LVDS
    • デシメーション用のシリアル LVDS
    • 高比率デシメーション用の 32 ビット出力オプション
  • 消費電力：300mW / チャネル (500MSPS)
  • 16 ビット、デュアル チャネル 250/500MSPS ADC
  • ノイズ スペクトル密度： -160.4dBFS/Hz
  • 熱ノイズ：76.4dBFS
  • シングル コア (非インターリーブ) ADC アーキテクチャ
  • アパーチャ ジッタ：75fs
  • バッファ付きアナログ入力
    • プログラム可能な 100Ω および 200Ω 終端
  • 入力フルスケール：2Vpp
  • フルパワー入力帯域幅 (-3dB)：1.4GHz
  • スペクトル性能 (fIN = 70MHz、-1dBFS 時)：
    • 信号対雑音比：75.6dBFS
    • SFDR HD2、3：80dBc
    • SFDR の最大スプリアス：94dBFS
  • INL：±2LSB (標準値)
  • DNL：±0.5LSB (標準値)
  • デジタル ダウンコンバータ (DDC)
    • 最大 4 つの独立した DDC
    • 複素数と実数のデシメーション
    • デシメーション：/2、/4～/32768 のデシメーション
    • 48 ビット NCO による位相コヒーレント周波数ホッピング
  • DDR / シリアル LVDS インターフェイス
    • DDC バイパス用の 16 ビット パラレル DDR LVDS
    • デシメーション用のシリアル LVDS
    • 高比率デシメーション用の 32 ビット出力オプション
  • 消費電力：300mW / チャネル (500MSPS)

ADC3668 と ADC3669 (ADC366x) は、16 ビット、250MSPS および 500MSPS、デュアル チャネル A/D コンバータ (ADC) です。これらのデバイスは高い信号対雑音比 (SNR) を実現するよう設計されており、-160dBFS/Hz (500MSPS) のノイズ スペクトル密度を実現します。

ADC366x は、オプションのクワッド バンド デジタル ダウンコンバータ (DDC) を搭載しており、比率 2 の広帯域デシメーションから、比率 32768 の狭帯域デシメーションまでサポートしています。DDC では、位相コヒーレントと位相連続の周波数ホッピングをサポートする 48 ビット NCO を使用しています。

ADC366x には、フレキシブルな LVDS インターフェイスが装備されています。デシメーション バイパス モードでは、16 ビット幅のパラレル DDR LVDS インターフェイスを使用します。デシメーションを使用するときは、シリアル LVDS インターフェイスを使用して出力データが送信され、デシメーションの増加に応じて必要なレーン数が少なくなります。デシメーション比が高い場合、出力分解能を 32 ビットに増やすことができます。

電力効率の優れた ADC アーキテクチャは、500MSPS で 300mW/ch の消費電力を実現し、低サンプリング レートで電力スケーリングを実現します (250MSPS で 250mW/ch)。

ADC3668 と ADC3669 (ADC366x) は、16 ビット、250MSPS および 500MSPS、デュアル チャネル A/D コンバータ (ADC) です。これらのデバイスは高い信号対雑音比 (SNR) を実現するよう設計されており、-160dBFS/Hz (500MSPS) のノイズ スペクトル密度を実現します。

ADC366x は、オプションのクワッド バンド デジタル ダウンコンバータ (DDC) を搭載しており、比率 2 の広帯域デシメーションから、比率 32768 の狭帯域デシメーションまでサポートしています。DDC では、位相コヒーレントと位相連続の周波数ホッピングをサポートする 48 ビット NCO を使用しています。

ADC366x には、フレキシブルな LVDS インターフェイスが装備されています。デシメーション バイパス モードでは、16 ビット幅のパラレル DDR LVDS インターフェイスを使用します。デシメーションを使用するときは、シリアル LVDS インターフェイスを使用して出力データが送信され、デシメーションの増加に応じて必要なレーン数が少なくなります。デシメーション比が高い場合、出力分解能を 32 ビットに増やすことができます。

電力効率の優れた ADC アーキテクチャは、500MSPS で 300mW/ch の消費電力を実現し、低サンプリング レートで電力スケーリングを実現します (250MSPS で 250mW/ch)。
filter その他の 高速 ADC (10MSPS 超過) を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
8 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート ADC3668、ADC3669 デュアル チャネル、16 ビット、250MSPS および 500MSPS A/D コンバータ (ADC) データシート (Rev. B 翻訳版) PDF | HTML 英語版 (Rev.B) PDF | HTML 2025年 8月 6日
Analog Design Journal 高速コンバータ内でナイキスト ホールに近 いサンプリング PDF | HTML 英語版 PDF | HTML 2025年 5月 23日
アプリケーション・ノート Comparing Active vs. Passive High-Speed/RF A/D Converter Front Ends PDF | HTML 2025年 3月 28日
アプリケーション・ノート Evaluating High-Speed, RF ADC Converter Front-end Architectures PDF | HTML 2025年 3月 26日
アプリケーション・ノート Improving MSPS ADC’s SFDR While Relaxing AAF Requirements and Using Integrated DDC Features PDF | HTML 2025年 2月 18日
Analog Design Journal 高速 RF ADC の狭帯域整合に向けた新し い取り組み PDF | HTML 英語版 PDF | HTML 2025年 2月 11日
アプリケーション・ノート The Fine Art of Passive Matching a High-Speed A/D Converter Analog Input Frontend PDF | HTML 2024年 12月 13日
Analog Design Journal 高速 ADC アナログ入力フロント エンドのパッシブ マッチング手法 PDF | HTML 英語版 PDF | HTML 2024年 11月 4日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

ADC3669EVM — ADC3669 評価基板

ADC3669EVM は、高速 ADC の ADC3669 ファミリを評価できるように設計された評価基板 (EVM) です。ADC3669EVM には、ADC3669 が搭載されています。ADC3669 は、LVDS インターフェイスを備えた 16 ビット デュアル チャネル ADC で、最大 500MSPS のサンプル レートで動作できます。ADC3669EVM を使用すると、デバイスのすべての速度グレードとチャネル数を評価できます。
ユーザー ガイド: PDF | HTML
英語版: PDF | HTML
View Options
シミュレーション・モデル

ADC3669 IBIS Model

SBAM516.ZIP (39 KB) - IBIS Model
ダウンロード
設計ツール

ADC-DAC-TO-VREF-SELECT-DESIGN-TOOL — The ADC-TO-VREF-SELECT tool enables the pairing of TI ADCs, DACs, and series voltage references.

The ADC-TO-VREF-SELECT tool enables the pairing of TI analog-to-digital converters (ADCs) and series voltage references. Users can select an ADC device and the desired reference voltage, and the tool will list up to two voltage reference recommendations.
サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
開始
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
リクエスト
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
VQFNP (RTD) 64 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブ拠点
  • アセンブリ拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ