ホーム アンプ オペアンプ (OP アンプ) 高速オペアンプ (50MHz 以上のゲイン帯域幅：GBW)
ホーム
アンプ
オペアンプ (OP アンプ)
高速オペアンプ (50MHz 以上のゲイン帯域幅：GBW)

OPA625

アクティブ

SAR ADC ドライバ向け、電力スケーリング機能搭載、広帯域、高精度、低ノイズ、低歪みアンプ

ご注文はこちら
データシート

OPA625

アクティブ
データシート ご注文はこちら

製品詳細

Architecture Voltage FB Number of channels 1 Total supply voltage (+5 V = 5, ±5 V = 10) (min) (V) 2.7 Total supply voltage (+5 V = 5, ±5 V = 10) (max) (V) 5.5 GBW (typ) (MHz) 120 BW at Acl (MHz) 80 Acl, min spec gain (V/V) 1.1 Slew rate (typ) (V/µs) 115 Vn at flatband (typ) (nV√Hz) 2.5 Vn at 1 kHz (typ) (nV√Hz) 3.2 Iq per channel (typ) (mA) 2 Vos (offset voltage at 25°C) (max) (mV) 0.1 Rail-to-rail In to V-, Out Features Adjustable BW/IQ/IOUT, C-Load Drive, Shutdown Rating Catalog Operating temperature range (°C) -40 to 125 CMRR (typ) (dB) 115 Input bias current (max) (pA) 4000000 Offset drift (typ) (µV/°C) 0.5 Iout (typ) (mA) 100 2nd harmonic (dBc) 80 3rd harmonic (dBc) 80 Frequency of harmonic distortion measurement (MHz) 1
Architecture Voltage FB Number of channels 1 Total supply voltage (+5 V = 5, ±5 V = 10) (min) (V) 2.7 Total supply voltage (+5 V = 5, ±5 V = 10) (max) (V) 5.5 GBW (typ) (MHz) 120 BW at Acl (MHz) 80 Acl, min spec gain (V/V) 1.1 Slew rate (typ) (V/µs) 115 Vn at flatband (typ) (nV√Hz) 2.5 Vn at 1 kHz (typ) (nV√Hz) 3.2 Iq per channel (typ) (mA) 2 Vos (offset voltage at 25°C) (max) (mV) 0.1 Rail-to-rail In to V-, Out Features Adjustable BW/IQ/IOUT, C-Load Drive, Shutdown Rating Catalog Operating temperature range (°C) -40 to 125 CMRR (typ) (dB) 115 Input bias current (max) (pA) 4000000 Offset drift (typ) (µV/°C) 0.5 Iout (typ) (mA) 100 2nd harmonic (dBc) 80 3rd harmonic (dBc) 80 Frequency of harmonic distortion measurement (MHz) 1
SOT-23 (DBV) 6 8.12 mm² 2.9 x 2.8
  • High-Drive Mode:
    • GBW (G = 100): 120 MHz
    • Slew Rate: 115 V/µs
    • 16-Bit Settling at 4-V Step: 280 ns
    • Low Voltage Noise: 2.5 nV/√Hz at 10 kHz
    • Low Output Impedance: 1 Ω at 1 MHz
    • Offset Voltage: ±100 µV (max)
    • Offset Voltage Drift: ±3 µV/ºC (max)
    • LowQuiescent Current: 2 mA (typ)
  • Low-Power Mode:
    • GBW: 1 MHz
    • Low Quiescent Current: 270 µA (typ)
  • Power-Scalable Features:
    • Ultrafast Transition from Low-Power to High-Drive Mode: 170 ns
  • High AC and DC Precision:
    • Low Distortion: –122 dBc for HD2 and –140 dBc for HD3 at 100 kHz
    • Input Common-Mode Range Includes Negative Rail
    • Rail-to-Rail Output
    • Wide Temperature Range: Fully Specified from –40°C to +125°C
  • High-Drive Mode:
    • GBW (G = 100): 120 MHz
    • Slew Rate: 115 V/µs
    • 16-Bit Settling at 4-V Step: 280 ns
    • Low Voltage Noise: 2.5 nV/√Hz at 10 kHz
    • Low Output Impedance: 1 Ω at 1 MHz
    • Offset Voltage: ±100 µV (max)
    • Offset Voltage Drift: ±3 µV/ºC (max)
    • LowQuiescent Current: 2 mA (typ)
  • Low-Power Mode:
    • GBW: 1 MHz
    • Low Quiescent Current: 270 µA (typ)
  • Power-Scalable Features:
    • Ultrafast Transition from Low-Power to High-Drive Mode: 170 ns
  • High AC and DC Precision:
    • Low Distortion: –122 dBc for HD2 and –140 dBc for HD3 at 100 kHz
    • Input Common-Mode Range Includes Negative Rail
    • Rail-to-Rail Output
    • Wide Temperature Range: Fully Specified from –40°C to +125°C

The OPAx625 family of operational amplifiers are excellent 16-bit and 18-bit, SAR ADC drivers that are high precision with low THD and noise allow for a unique power-scalable solution. This family of devices is fully characterized and specified with a 16-bit settling time of 280 ns that enables a true 16-bit effective number of bits (ENOB). Along with a high dc precision of only 100 µV offset voltage, a wide gain-bandwidth product of 120 MHz, a low wideband noise of 2.5 nV/√Hz, this family is optimized for driving high-throughput, high-resolution SAR ADCs, such as the ADS88xx family of SAR ADCs.

The OPAx625 features two operating modes: high-drive and low-power. In the innovative low-power mode, the OPAx625 tracks the input signal allowing the OPAx625 to transition from low-power mode to high-drive mode at 16-bit ENOB within 170 ns.

The OPAx625 family is available in 6-pin SOT and 10-pin VSSOP packages and is specified for operation from –40°C to +125°C.

The OPAx625 family of operational amplifiers are excellent 16-bit and 18-bit, SAR ADC drivers that are high precision with low THD and noise allow for a unique power-scalable solution. This family of devices is fully characterized and specified with a 16-bit settling time of 280 ns that enables a true 16-bit effective number of bits (ENOB). Along with a high dc precision of only 100 µV offset voltage, a wide gain-bandwidth product of 120 MHz, a low wideband noise of 2.5 nV/√Hz, this family is optimized for driving high-throughput, high-resolution SAR ADCs, such as the ADS88xx family of SAR ADCs.

The OPAx625 features two operating modes: high-drive and low-power. In the innovative low-power mode, the OPAx625 tracks the input signal allowing the OPAx625 to transition from low-power mode to high-drive mode at 16-bit ENOB within 170 ns.

The OPAx625 family is available in 6-pin SOT and 10-pin VSSOP packages and is specified for operation from –40°C to +125°C.
filter その他の 高速オペアンプ (50MHz 以上のゲイン帯域幅：GBW) を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
6 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート OPAx625 High-Bandwidth, High-Precision, Low THD+N, 16-Bit and 18-Bit Analog-to-Digital Converter (ADC) Drivers データシート (Rev. A) PDF | HTML 2015年 4月 20日
e-Book（PDF） The Signal - オペアンプ設計ブログ集 英語版 2018年 3月 23日
アプリケーション概要 Dual Bipolar Power-Supply Considerations for Amplifiers 2017年 8月 1日
e-Book（PDF） Analog Engineer’s Pocket Reference Guide Fifth Edition (Rev. D) PDF | HTML 2014年 9月 30日
アプリケーション・ノート 高速データ変換 英語版 2009年 12月 11日
アプリケーション・ノート 高速オペアンプのノイズ解析 (Rev. A 翻訳版) 英語版 (Rev.A) 2007年 12月 5日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

ADS9120EVM-PDK — ADS9120 16 ビット 2.5MSPS、15.5mW SAR ADC EVM のパフォーマンス デモ キット (PDK)

ADS9120 評価基板 (EVM) パフォーマンス デモ キット (PDK) は、SAR ADC (逐次比較型 A/D コンバータ) である ADS9120 の性能を評価するためのプラットフォームです。ADS9120EVM-PDK は、ADS9120 評価基板 (EVM)、PHI (高精度ホスト インターフェイス) コントローラ ボード、関連するコンピュータ ソフトウェアで構成されており、開発ユーザーは、USB 経由での ADC との通信、データのキャプチャ、データ分析の実行が可能になります。

ユーザー ガイド: PDF
TI.com で取り扱いなし
シミュレーション・モデル

OPA625 PSpice Model (Rev. B)

SBOM937B.ZIP (161 KB) - PSpice Model
ダウンロード
シミュレーション・モデル

OPA625 TINA-TI Reference Design (Rev. A)

SBOM936A.TSC (340 KB) - TINA-TI Reference Design
ダウンロード
シミュレーション・モデル

OPA625 TINA-TI Spice Model (Rev. A)

SBOM935A.ZIP (10 KB) - TINA-TI Spice Model
ダウンロード
計算ツール

ANALOG-ENGINEER-CALC — PC software analog engineer's calculator

The analog engineer’s calculator is designed to speed up many of the repetitive calculations that analog circuit design engineers use on a regular basis. This PC-based tool provides a graphical interface with a list of various common calculations ranging from setting operational-amplifier (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
開始 ダウンロード
計算ツール

VOLT-DIVIDER-CALC — Voltage divider calculation tool

The voltage divider calculation tool (VOLT-DIVIDER-CALC) quickly determines a set of resistors for a voltage divider. This KnowledgeBase JavaScript utility can be used to find a set of resistors for a voltage divider to achieve the desired output voltage. VOLT-DIVIDER-CALC can also be used to (...)
設計を開始
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
リクエスト
シミュレーション・ツール

TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム

TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。

TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)

TINA は DesignSoft (...)

ユーザー ガイド: PDF
英語版 (Rev.A): PDF
View Options
リファレンス・デザイン

TIDA-01056 — 電源効率の最適化と EMI の最小化を実現する 20 ビット、1MSPS DAQ のリファレンス デザイン

このリファレンス デザインは高性能データ アクイジション (DAQ) システム向けで、LMS3635-Q1 降圧コンバータを使用することで、消費電力を低減し、スイッチング レギュレータが引き起こす EMI の影響を最小化するために、電力段を最適化します。  このリファレンス デザインは、LM53635 降圧コンバータと比較して、ほとんどの軽負荷電流時の効率が 7.2% 向上し、125.25dB SFDR、99dB SNR、16.1 ENOB を実現しています。
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-01054 — 高性能 DAQ システム内のEMIの影響を除去するマルチレール電源のリファレンス デザイン

TIDA-01054 リファレンス デザインは LM53635 降圧コンバータを使用し、16 ビット超のデータ アクイジション（DAQ）システムに EMI がもたらす性能低下の影響を排除します。この降圧コンバータは、不要な EMI ノイズによる劣化を抑えながら、基板スペースを節約しつつ、電源ソリューションを信号経路の近くに配置することを可能にします。このリファレンス デザインにより、20 ビットの1MSPS 逐次比較型（SAR）ADC を使用する場合に、100.13dB のシステム SNR 性能を実現できます。これは、外部電源を使用する場合の 100.14dB という SNR (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-01055 — 高性能 DAQ システム用の ADC 基準電圧バッファ最適化のリファレンス デザイン

TIDA-01055 は、高性能 DAQ システムのリファレンス デザインです。TI の高速オペアンプ OPA837 の使用により ADC リファレンス バッファを最適化し、信号対雑音比特性の向上と消費電力の低減を実現します。このデバイスは複合バッファ構成で使用され、従来型のオペアンプと比較して、22% の電力改善が可能となります。多くの場合、バッファを内蔵した基準電圧ソースには、チャネル数の多いシステムで最適な性能を得るために必要な駆動力が不足しています。  このリファレンス デザインは複数の ADC を駆動可能なほか、18 ビット 2MSPS 逐次比較型（SAR）ADC (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-01057 — 20 ビット ADC への真の 10Vpp 差動入力に対応し、信号ダイナミック レンジを最大化するリファレンス デザイン

このリファレンス デザインは、20 ビット差動入力 ADC のダイナミック レンジを向上させる高性能データ アクイジション (DAQ) システム向けに設計されています。多くの DAQ システムには、十分な信号ダイナミック レンジを確保するために、広い FSR (フルスケール レンジ) での測定能力が必要とされます。逐次比較型 ADC 用の以前のリファレンス デザインの多くには、THS4551 FDA (完全差動アンプ) が使用されています。ただし、THS4551 は最大 5.4V の電源電圧に制限されており、5V のリファレンス電圧で逐次比較型 ADC のダイナミック (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-01051 — 自動試験装置向け、FPGA 使用とデータ スループットを最適化するリファレンス デザイン

TIDA-01051 リファレンス デザインは、自動試験機器（ATE）などの非常にチャネル数の多いデータ アクイジション（DAQ）システムのチャネル密度、統合、消費電力、クロック ディストリビューション、シグナル チェーン性能を最適化します。TI の DS90C383B などのシリアライザを使用して、多くの同時サンプリング ADC の出力を複数の LVDS ラインとして組み合わせることにより、ホスト FPGA が処理する必要のあるピン数を大幅に低減できます。  その結果、単一 FPGA による非常に多くの DAQ チャネル処理が可能になり、ボード配線の複雑さを大幅に軽減できます。
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-01053 — ダイナミック レンジの広い計測を行うために、THD、ノイズ、SNR を最適化する、ADC ドライバのリファレンス デザイン

TIDA-01053 は ADC ドライバのリファレンス デザインで、ダイナミック レンジの広い計測を行うために THD、ノイズ、システム全体の SNR を最適化します。ADC 入力の静電容量が高いため、安定性、低ノイズ、大電流駆動能力、低高調波歪み性能を同時に実現するための、ドライバ設計と部品選択プロセスに特有の課題が存在します。このリファレンス デザインは ADC 駆動の際に完全差動アンプ、または 2 個のシングルエンド アンプを使用する場合の性能上のメリットを示します。
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-01050 — 18 ビット SAR（逐次比較型）データ コンバータ向けに最適化されたアナログ フロント エンド DAQ（データ アクイジション）システムのリファレンス デザイン

TIDA-01050 リファレンス デザインは自動試験機器に付随する、統合、消費電力、性能、クロッキングの課題を改善します。このデザインは任意の ATE システムに適用できますが、多数の入力チャネルを必要とするシステムに最適です。
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-01052 — 負電源を使用してフルスケールの THD を改善する ADC ドライバのリファレンスデザイン

TIDA-01052 リファレンス デザインは、アナログ フロント エンド ドライバ アンプでグランドの代わりに負の電圧レールを使用する際に見られるシステム性能の向上を実現します。このコンセプトはすべてのアナログ フロント エンドに該当しますが、ここでは特に自動試験機器を対象としています。
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-00732 — 最大の SNR とサンプリング レートを実現する、18 ビット、2Msps の絶縁型データ アクイジションのリファレンス デザイン

この「最大 SNR / サンプリング レートを実現する 18 ビット、2Msps 絶縁型データ アクイジションのリファレンス デザイン」は、絶縁型データ アクイジション システムの設計で一般的に発生する、性能の制限に関する技術的課題の解消を可能にします。
  • デジタル アイソレータに起因する伝搬遅延を最小化し、サンプリング レートを最大化
  • デジタル アイソレータに起因する ADC サンプリング クロック ジッタを効率的に軽減し、高周波 AC シグナル チェーンの性能（SNR）を最大化
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIPD169 — 16 ビット、1MSPS マルチプレクス・データ取得、リファレンス・デザイン

This design is for a 16-bit 1MSPS single-ended, multiplexed data acquisition system (DAQ) for dc inputs. The system is composed of a 16-bit successive-approximation-register (SAR) analog-to-digital converter (ADC), SAR ADC driver, reference driver, and multiplexer. The design shows the process to (...)
設計ガイド: PDF
回路図: PDF
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
SOT-23 (DBV) 6 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブ拠点
  • アセンブリ拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ